當讀出電壓檢測代碼操作后，就轉向電壓操作子程序。
　　當讀出電壓拉偏試驗時，就轉向相應的拉偏電壓輸出子程序。
　　當讀出的是系統(tǒng)設定代碼時，系統(tǒng)等待計算機向雙端口存儲器中寫入操作代碼后，轉向相應的程序。
　　當讀出的是系統(tǒng)自檢代碼時，系統(tǒng)執(zhí)行自檢操作。
　　當讀出的是系統(tǒng)脈沖信號" title="脈沖信號">脈沖信號代碼時，系統(tǒng)執(zhí)行發(fā)送脈沖信號操作。
　　當接收到計算機字中斷后，系統(tǒng)執(zhí)行相應的計算機字操作。
2 源電壓檢測電路的設計
　　根據(jù)要求，測試臺能對供電電壓進行實時檢測和顯示。在本系統(tǒng)中使用80C196KB中的內置10位A/D" title="A/D">A/D轉換器。由于供電電壓的變化范圍為28～31V，而A/D變換器的量程為0～5V，所以必須通過分壓電路才能輸入到A/D中。為了防止由于繼電器接通后電壓的波動而損害單片機，在芯片的模擬量輸入端加了5V穩(wěn)壓二極管來實現(xiàn)過壓保護。
　　在工作時，控制軟件啟動A/D變換器進行采集，經(jīng)過若干時間（>A/D轉換時間）后再讀入A/D轉換結果，并將其寫入規(guī)定的存儲器單元中。計算機在每次讀入群信號的同時也讀入了電壓值，并加以顯示。
3 幀路碼同步信號設計
　　由系統(tǒng)輸出的信號的波形及時序要求（圖2）可以知道，幀、碼同步信號是2路勤務信號，用于數(shù)字量變換器內部的時序控制。根據(jù)這2路信號，變換器進行群信號的編碼以串行的形式發(fā)送給測試臺以供讀取。所以在設計過程中測試臺也需要相應的副幀、路、碼同步信號來配合群信號的讀取。根據(jù)群信號的時序特征和副幀、路、碼同步信號生成一個數(shù)據(jù)時序文件。然后將其寫入一片EPROM存儲器28C64，28C64共有13位地址線，可以計算出存儲單元為8 192個，如果通過地址推進來輸出這些同步信號，可以得出地址推進速度為：25ms/8 192=3μs。地址推進采用具有異步復位端的二進制計數(shù)器4024來完成。4024的時鐘源是用CPLD對4.096MHz的晶振信號進行12分頻得到的。

?

?　 開始工作時， 4024在時鐘信號的推動下進行地址的循環(huán)，從而在28C64的D0、D1、D2數(shù)據(jù)端輸出3路勤務信號。4024的異步復位端直接接地。2片4024級聯(lián)后連續(xù)的地址推進可實現(xiàn)連續(xù)的勤務信號輸出。具體電路設計如圖3所示。

?

??? 設計完畢后，經(jīng)測試，得到圖4幀、路、碼同步信號波形，滿足了系統(tǒng)要求。

?

4 脈沖信號設計
??? 由于本測試系統(tǒng)的信號是多路、不同頻率、不同個數(shù)，且可以同時發(fā)出單個脈沖和組脈沖，互不影響，實現(xiàn)起來有一定的難度。因此采用以80C196KB單片機為控制核心，以8254計數(shù)器/定時器為主要實現(xiàn)芯片，采用CPLD為邏輯控制單元。
4.1 加表脈沖信號
??? 加表脈沖信號共6路，正表和負表各占3路，正負表的頻率和脈沖數(shù)均可以通過計算機進行預置。計算機通過雙端口存儲器與單片機的通信對8254編程來預置加表脈沖信號的頻率和脈沖數(shù)。
??? 由于加表脈沖可預置范圍在0～224個，這樣至少需要24位計數(shù)器，但1片8254中每個計數(shù)器是16位的，因此采用了3片8254，共計9個16位計數(shù)器，在功能分配上，1個用于產(chǎn)生3μs的時鐘信號，2個用于控制奇數(shù)和偶數(shù)路的頻率，3個級聯(lián)用于產(chǎn)生奇數(shù)路的脈沖個數(shù)，3個級聯(lián)用于產(chǎn)生偶數(shù)路脈沖個數(shù)，如圖5所示。將8254作為任意分頻器使用，通過對8254計數(shù)器初始值的設置就實現(xiàn)了慣組脈沖頻率的設定。

?

??? 對計數(shù)的每個計數(shù)器來說，必須有初始值，且初始值不能為0，即低位、中位和進位必須有初始不為0的數(shù)。這樣才能保證計數(shù)的順利進行。當脈沖個數(shù)設置為1時，中位和進位必須為0，這時就需要修改計數(shù)器的工作模式，只需把低位計數(shù)器改為模式五（硬件觸發(fā)的選通信號發(fā)生器），初始值設為10即可。此時發(fā)出的脈沖是單脈沖，其脈沖寬度為一個時鐘周期，經(jīng)示波器觀察，其寬度為250ns左右。CPLD加表正脈沖通道選通及脈沖個數(shù)控制如圖6所示。

?

??? 加表負脈沖、慣組正負脈沖和陀螺正負脈沖與加表正脈沖實現(xiàn)方法一致。
4.2 計算機字信號的設計
??? 由技術要求知計算機字信號是一路串行輸出的“0”、“1”碼。計算機字信號共9個字節(jié)72位。因此選用了可以移位/置數(shù)的8位移位寄存器74165，計算機字共72位，需9片74165移位寄存器。每片的移位/置數(shù)端由譯碼器74154產(chǎn)生的譯碼信號控制，而74154的地址輸入端為80C196KB單片機的高4位地址線。工作時測試臺先通過單片機對譯碼器進行控制來產(chǎn)生控制信號對74165進行并行置數(shù)，然后將PL端變低進行移位操作，移出計算機字。原理圖如圖7所示。

?

??? 利用系統(tǒng)計算機字的實現(xiàn)方式與箭機計算機字實現(xiàn)方式相似，這里不在贅述。
5?雙機通信接口電路的設計
??? 此系統(tǒng)包括軟件和硬件兩大部分，硬件靠軟件支持工作。計算機和單片機不僅能向各部分硬件電路預置各種狀態(tài)，而且還能從硬件電路中讀出各種輸出信號、數(shù)據(jù)，加以判斷、識別。這就需要有一套在軟件和硬件中進行聯(lián)絡的電路，由此以雙端口存儲器作為主要元件，實現(xiàn)了計算機和單片機的數(shù)據(jù)交換。
??? 雙機通信接口電路如圖8所示，單片機的地址和數(shù)據(jù)由雙端口RAM IDT7130的A口進行讀寫操作，計算機的地址/數(shù)據(jù)則由B口進行讀寫操作，二者可以實現(xiàn)異步讀寫操作，單片機通過握手信號來與計算機實現(xiàn)數(shù)據(jù)交換。

?