對應不同增益時Rl、Rl’和補償電容Cl的值:
A、B端輸入邏輯與增益的關系:
混合電路組成的增益可編程放大電路
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2