如圖所示為對(duì)稱(chēng)輸出的三分頻電路。在一般的利用常規(guī)計(jì)數(shù)器對(duì)數(shù)字脈沖進(jìn)行奇數(shù)分頻時(shí)．即使輸入是對(duì)稱(chēng)信號(hào)，輸出也得不到占空比為50％的分頻輸出，其原因是內(nèi)部觸發(fā)器采用的是統(tǒng)一的上升沿(或下降沿)進(jìn)行觸發(fā)。為了解決此問(wèn)題，可以利用一個(gè)J和K分別由不同時(shí)鐘沿觸發(fā)的JK觸發(fā)器，如圖(a)所示。該電路內(nèi)部由兩個(gè)JK觸發(fā)器和一個(gè)RS觸發(fā)器構(gòu)成，其等效J端由CLH觸發(fā)，而等效K端由CLL端觸發(fā)，其余功能與一般的JK觸發(fā)器相同。將圖(a)作為一個(gè)單元與一個(gè)常規(guī)的D觸發(fā)器組合，并在時(shí)鐘端加上反相器，可以構(gòu)成對(duì)稱(chēng)輸出的三分頻電路，如圖(b)所示。圖(c)是一個(gè)實(shí)際應(yīng)用電路。圖中因?yàn)椴捎昧讼陆笛赜|發(fā)的74LS113，所以省去了它與74LS109時(shí)鐘端之間的反相器。電路74LS109和74LS113的一半構(gòu)成圖(a)同樣功能的電路。而74LS113的另一半相當(dāng)于圖(b)的D觸發(fā)器。
