寬動(dòng)態(tài)脈寬調(diào)制器主要由集成定時(shí)器及積分電路組成。由于采用了運(yùn)算放大器,因而溫度穩(wěn)定性好、線(xiàn)性動(dòng)態(tài)范圍寬,其輸出最窄脈沖為2μs、最寬脈沖為6ms,寬、窄脈沖之比可達(dá)300:1。隨著調(diào)制輸入信號(hào)的變化,輸出的脈沖寬度亦會(huì)發(fā)生相應(yīng)的改變,從而產(chǎn)生脈沖調(diào)寬的效果,同時(shí)還可輸出一個(gè)鋸齒波電壓信號(hào)。如圖為寬動(dòng)態(tài)脈寬調(diào)制器的具體電路。當(dāng)觸發(fā)脈沖加在ICl時(shí)基集成電路LM555的2腳時(shí),其7腳輸出為低電平,使場(chǎng)效應(yīng)管VTl截止。此時(shí)IC2集成運(yùn)放LF356的輸出為一線(xiàn)性上升斜波電壓,并加至ICl的6腳。當(dāng)該點(diǎn)電壓升高至與ICl的5腳輸入的調(diào)制電壓相等時(shí),場(chǎng)效應(yīng)管VTl導(dǎo)通,運(yùn)放IC2復(fù)位,時(shí)基集成電路ICl關(guān)閉,同時(shí)ICl的3腳輸出調(diào)制脈沖。運(yùn)放IC2的起始電壓為2.1V。
數(shù)字電路相關(guān)文章
更多 >>- 基于白兔時(shí)間同步協(xié)議的加速器節(jié)點(diǎn)時(shí)鐘同步系統(tǒng)
- 高速數(shù)字接口測(cè)試,讓容限測(cè)試更高效
- 基于FPGA的遠(yuǎn)程實(shí)驗(yàn)系統(tǒng)硬件平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)
- 常用高速光耦MPCM501優(yōu)點(diǎn)及特性介紹
- 光耦在電子電路中的作用及關(guān)鍵參數(shù)有哪些?
- 可應(yīng)用于驅(qū)動(dòng)電源逆變器中光耦MPH-341
- FPGA教學(xué)——拆解FPGA芯片,帶你深入了解其原理
- 入門(mén):分享一份FPGA選型策略指南