摘  要: 提出一種基于DDS和FPGA技術(shù)的高動(dòng)態(tài)擴(kuò)頻仿真信號(hào)源的實(shí)現(xiàn)方案。采用了DDS技術(shù)的芯片AD9854和AD9850,能夠模擬多普勒頻移,實(shí)現(xiàn)高動(dòng)態(tài)環(huán)境仿真。載波中心頻率變化范圍達(dá)到100kHz,變化率1.8kHz/s。 

    關(guān)鍵詞: 擴(kuò)頻  DDS  FPGA 多普勒

    擴(kuò)展頻譜通信(Spread Spectrum Communication)作為一種新型的通信體系,具有抗干擾能力強(qiáng)、截獲率低、碼分多址、信號(hào)隱蔽、保密、易于測(cè)距等優(yōu)點(diǎn),是通信領(lǐng)域的一個(gè)重要發(fā)展方向。正是由于這些優(yōu)點(diǎn),擴(kuò)頻通信在軍事上受到了極大的重視。為配合高動(dòng)態(tài)擴(kuò)頻接收機(jī)的研究,迫切需要一臺(tái)能夠精確模擬高機(jī)動(dòng)目標(biāo)環(huán)境條件下的擴(kuò)頻信號(hào)的信號(hào)源。本文提出的基于DDS(Direct Digital Synthesis)和FPGA技術(shù)的高動(dòng)態(tài)擴(kuò)頻仿真信號(hào)源不但能夠模擬擴(kuò)頻信號(hào),而且由于采用了使用DDS技術(shù)的頻率合成器AD9854,能夠?qū)崿F(xiàn)高速的頻率跳變,因此該信號(hào)源就能夠比較精確地模擬多普勒效應(yīng),實(shí)現(xiàn)高動(dòng)態(tài)仿真。 

    可編程邏輯器件(Programmable Logic Device,PLD)及其應(yīng)用是20世紀(jì)70年代誕生的一門(mén)新興技術(shù),PLD具有集成度高、可靠性強(qiáng)、可重復(fù)編程等特點(diǎn)。PLD器件包括PROM、GAL、EPLD、ispLSI和FPGA,其中FPGA編程靈活,它的I/O引腳多達(dá)幾百條,一片F(xiàn)PGA就可以實(shí)現(xiàn)邏輯功能十分復(fù)雜的邏輯部件或者一個(gè)小型數(shù)字系統(tǒng)。本文介紹的系統(tǒng)選用ALTERA公司的FLEX10K系列器件,主要完成提取數(shù)據(jù)和擴(kuò)頻調(diào)制。 

1 高動(dòng)態(tài)擴(kuò)頻仿真信號(hào)源的原理簡(jiǎn)介

    原理如圖1所示,該信號(hào)源從原理上主要分為擴(kuò)頻調(diào)制和載波調(diào)制兩部分,而單片機(jī)則起到核心控制的作用。單片機(jī)AT89C52一共連接了四個(gè)外設(shè):可編程I/O接口芯片8155、液晶顯示模塊MGLS-19264、時(shí)鐘發(fā)生器AD9850和頻率合成器AD9854。 

    (1)擴(kuò)頻調(diào)制。擴(kuò)頻調(diào)制主要由可編程邏輯器件FPGA來(lái)完成。五組PCM碼和八組PN碼分別存在兩塊EPROM中,液晶顯示屏提供給用戶一個(gè)友好的界面,提示用戶輸入各種參數(shù)。單片機(jī)依照用戶從鍵盤(pán)輸入的組別產(chǎn)生地址;FPGA根據(jù)單片機(jī)提供的地址,按照AD9850產(chǎn)生的時(shí)鐘,從EPROM中提取數(shù)據(jù),并在FPGA內(nèi)部完成擴(kuò)頻調(diào)制,然后送出數(shù)據(jù),進(jìn)行載波調(diào)制。 

    擴(kuò)頻調(diào)制采用直接序列擴(kuò)頻調(diào)制(DS),輸出的信號(hào)波形為: 

    AD9850使用了先進(jìn)的直接數(shù)字頻率合成技術(shù)(DDS),是高速度、高性能的完全數(shù)字化的可編程頻率合成器和時(shí)鐘發(fā)生器。此處AD9850產(chǎn)生了一個(gè)5.23264MHz的時(shí)鐘信號(hào)。 

    (2)載波調(diào)制。載波調(diào)制采用二進(jìn)制相移鍵控(BPSK)。一般的BPSK信號(hào)的表達(dá)式為: 

    載波調(diào)制選用可編程頻率合成器AD9854。AD9854是采用DDS技術(shù)、高度集成化的器件。配合內(nèi)部?jī)蓚€(gè)高速、高性能的正交數(shù)模轉(zhuǎn)換器和一個(gè)比較器來(lái)完成數(shù)字可編程的I、Q兩路頻率合成功能。AD9854可以完成SINGIE-TONE、FSK、RANPED FSK、CHIRP、BPSK等調(diào)制功能。AD9854創(chuàng)新的高速DDS內(nèi)核提供了48比特的頻率分辨率。AD9854的電路結(jié)構(gòu)允許同時(shí)產(chǎn)生兩路正交的高達(dá)150MHz的輸出,并且輸出的頻率可以在數(shù)字的調(diào)整下以每秒100兆個(gè)新頻率點(diǎn)的速度跳變。兩個(gè)12比特的乘法器可以實(shí)現(xiàn)可編程的幅度調(diào)制,輸出整形鍵控和精確的正交輸出幅度控制。AD9854的可編程4~20倍參考時(shí)鐘倍頻器電路可以用較低頻率的外部參考時(shí)鐘而在內(nèi)部產(chǎn)生一個(gè)高達(dá)300MHz的時(shí)鐘。AD9854工作在并行工作方式下時(shí),有8根數(shù)據(jù)線、6根地址線與單片機(jī)相連。AD9854的頻率控制字FTW=F_out×2⁴⁸/CLKIN。 

    通過(guò)單片機(jī)不斷地改變AD9854的頻率轉(zhuǎn)換字(FTW)來(lái)完成對(duì)多普勒效應(yīng)的模擬。對(duì)輸出幅度的控制也是通過(guò)單片機(jī)寫(xiě)AD9854內(nèi)部寄存器來(lái)完成。 

2 高動(dòng)態(tài)仿真的原理和實(shí)現(xiàn)方案

    多普勒效應(yīng)是由于信號(hào)發(fā)射端與接收端之間的相對(duì)運(yùn)動(dòng)引起的。本文介紹的高動(dòng)態(tài)擴(kuò)頻仿真信號(hào)源模擬的多普勒現(xiàn)象,屬于動(dòng)點(diǎn)對(duì)靜止點(diǎn)之間的情況。 

    假設(shè)動(dòng)點(diǎn)以速度V面向靜止點(diǎn)運(yùn)動(dòng),電磁波傳播速度為C,發(fā)出的信號(hào)初始頻率為F,則靜止點(diǎn)接收的頻率為:F’= F×C/(C-V);若動(dòng)點(diǎn)以速度V背向靜止點(diǎn)方向運(yùn)動(dòng),則有:F’=F×C/(C+V)。設(shè)F’=F+F_d,則F_d=F’-F。而對(duì)后一種情況

    設(shè)動(dòng)點(diǎn)做勻變速運(yùn)動(dòng),即V=at,則有F_d1=t×(F×a/C),F_d2=-t×(F×a/C),設(shè)K=F×a/C,于是F_d1=K×t,F_d2=-K×t,K為常數(shù)。由F’=F+F_d可知接收到的頻率F’圍繞中心頻率F對(duì)時(shí)間t呈線性變化。 

    因此本信號(hào)源模擬的多普勒效應(yīng)頻率變化如圖2所示(圖中0、1、2、3表示一個(gè)周期的四種狀態(tài))。 

    在本文介紹的信號(hào)源中,載波頻率圍繞中心頻率10.7MHz做線性變化,線性變化的范圍Y和速率X由用戶從鍵盤(pán)輸入。軟件實(shí)現(xiàn)的方法是利用單片機(jī)的定時(shí)中斷,每500微秒計(jì)算一次頻率,并轉(zhuǎn)化為頻率控制字,寫(xiě)入AD9854。為了提高精度,模擬連續(xù)變化,定時(shí)的時(shí)間越短越好。而單片機(jī)內(nèi)部計(jì)算的效率很低,因此為了減少中斷服務(wù)程序的計(jì)算量,可以在中斷開(kāi)始之前把一部分需要用到的參數(shù)先計(jì)算出來(lái): 

    載波頻率變化的步長(zhǎng): STEP=X×t=X×500μs 

    一個(gè)狀態(tài)內(nèi)的變化總次數(shù):TOTAL COUNT=Y/STEP=Y/(X×t) 

    步長(zhǎng)對(duì)應(yīng)的頻率轉(zhuǎn)換字:SFTW=STEP×248/REF CLOCK 

    計(jì)算出上述三個(gè)參數(shù)之后,在中斷服務(wù)子程序中只需設(shè)置一個(gè)計(jì)數(shù)器COUNT,根據(jù)所在的狀態(tài)(如圖2所示的0或1,2,3),用中心頻率的頻率轉(zhuǎn)換字CENTER FTW加上或者減去SFTW×COUNT,再送至AD9854中即可。 

    當(dāng)然,也可以將事先計(jì)算好的數(shù)據(jù)存儲(chǔ)起來(lái),再查表,減少中斷響應(yīng)時(shí)間,但是這樣存儲(chǔ)的數(shù)據(jù)量比較大:以X=2.0Hz/s,Y=40kHz,500μs中斷一次為例,就至少要存儲(chǔ)40M個(gè)數(shù)據(jù)。如果存儲(chǔ)的數(shù)據(jù)過(guò)少,所模擬的變化就不夠連續(xù)。因此,前述方案較好。 

    實(shí)際上,在載波變化的同時(shí),偽碼的頻率也應(yīng)該發(fā)生相應(yīng)的變化,變化的方法也是用單片機(jī)定時(shí)改變AD9850的頻率控制字,具體的軟件技術(shù)同AD9854,此處不再贅述。 

3 高動(dòng)態(tài)擴(kuò)頻仿真信號(hào)源的軟件流程

    信號(hào)源主程序的流程如圖3所示。程序初始化包括對(duì)AD9850和AD9854的復(fù)位,設(shè)置AD9850和AD9854缺省值,設(shè)置數(shù)據(jù)和偽碼的組別初值。液晶顯示共有八個(gè)顯示畫(huà)面,第二屏至第七屏提示用戶輸入各個(gè)參數(shù)。需要設(shè)定的參數(shù)有:數(shù)據(jù)碼組、偽碼碼組、幀碼容錯(cuò)數(shù)、載波變化范圍、載波變化率、偽碼變化率、輸出幅度衰減方式等。然后單片機(jī)同時(shí)工作在中斷和查詢方式。如果查詢到‘重新設(shè)定’的鍵被按下,就禁止中斷,重新輸入?yún)?shù),再開(kāi)中斷模擬新的參數(shù)條件下的信號(hào)。 

4 高動(dòng)態(tài)擴(kuò)頻仿真信號(hào)源的性能指標(biāo)

    ·體制:     PCM-CDMA-BPSK; 

    ·PCM數(shù)據(jù):碼率10.26/5.12kbps可選,幀長(zhǎng)32/16Byte可選,幀碼容錯(cuò)由面板手動(dòng)加; 

    ·信道編碼: 維特比編碼 K=7, r=1/2; 

    ·擴(kuò)頻調(diào)制:偽碼率:5.23264MHz,偽碼長(zhǎng)255/511可選;偽碼類(lèi)型:GOLD碼,內(nèi)存八組PN碼; 

    ·BPSK調(diào)制: 載波中心頻率10.7MHz; 

    ·動(dòng)態(tài)特性: 載波中心頻率變化范圍±100kHz,變化率≥±1.8kHz/s,偽碼變化范圍≥±300Hz。 

    DDS技術(shù)采用全數(shù)字結(jié)構(gòu),具有極高的頻率分辨率,極短的頻率轉(zhuǎn)換時(shí)間,輸出頻率相對(duì)帶寬很寬,具有程控靈活的優(yōu)點(diǎn),是傳統(tǒng)的模擬信號(hào)產(chǎn)生技術(shù)所無(wú)可比擬的。 

    前述的基于DDS和FPGA技術(shù)的高動(dòng)態(tài)擴(kuò)頻仿真信號(hào)源設(shè)計(jì)原理正確,輸出穩(wěn)定,實(shí)用中效果很好。在擴(kuò)頻通信高速發(fā)展的今天,高動(dòng)態(tài)擴(kuò)頻仿真信號(hào)源的應(yīng)用前景必將非常廣闊。 

參考文獻(xiàn)

1 朱近康. 擴(kuò)展頻譜通信及其應(yīng)用,合肥:中國(guó)科學(xué)技術(shù)大學(xué)出版社,1995.10 

2 樊昌信.通信原理. 長(zhǎng)沙:國(guó)防工業(yè)出版社,1995 

3 林寶璽,胡志英.多譜勒雷達(dá). 長(zhǎng)沙:國(guó)防工業(yè)出版社,1982.11 

4 AD9854  PRELIMINARY TECHNICAL DATA. 1999