《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 可編程邏輯 > 設(shè)計(jì)應(yīng)用 > 基于FPGA平臺(tái)的工業(yè)電機(jī)最大效率實(shí)現(xiàn)
基于FPGA平臺(tái)的工業(yè)電機(jī)最大效率實(shí)現(xiàn)
摘要: 在評(píng)估控制系統(tǒng)的升級(jí)時(shí),機(jī)械設(shè)計(jì)人員通常會(huì)低估耗電成本問(wèn)題,而從機(jī)電的整個(gè)生命周期角度來(lái)看,耗電成本往往比硬件購(gòu)置成本高很多。NI致力于借助基于賽靈思FPGA技術(shù)的商用硬件解決方案成品推出具有高計(jì)算性能的高靈活性嵌入式控制器。通過(guò)二者的強(qiáng)強(qiáng)聯(lián)合,能滿足客戶最苛刻的要求,即FOC性能要求。
關(guān)鍵詞: FPGA 工業(yè)電機(jī)
Abstract:
Key words :

關(guān)鍵字:工業(yè)電機(jī) 最大效率

    美國(guó)國(guó)家儀器公司(NI)的設(shè)計(jì)團(tuán)隊(duì)采用賽靈思FPGA作為其通用硬件架構(gòu)——可重構(gòu)I/O(RIO)的基礎(chǔ),以推出具有高計(jì)算性能的高靈活性嵌入式控制器。

  RIO架構(gòu)目前已被用于多款系統(tǒng)中,如EUROelectronics等公司的系統(tǒng)。借助該架構(gòu),從產(chǎn)品原型設(shè)計(jì)到最終機(jī)械設(shè)備完成,EUROelectronics只用了3個(gè)月的時(shí)間。

  縮短機(jī)械設(shè)計(jì)時(shí)間

  無(wú)刷DC和永磁同步AC電機(jī)(PMSM)二者通常組成無(wú)刷DC電機(jī)(BLDC),其集成式控制非常復(fù)雜,是一個(gè)挑戰(zhàn)。許多機(jī)械制造商都缺乏構(gòu)建嵌入式控制器方面的軟硬件設(shè)計(jì)經(jīng)驗(yàn),難以讓嵌入式控制器在各種類(lèi)型的模擬和數(shù)字傳感器上實(shí)時(shí)執(zhí)行閉環(huán)控制。

  為了縮短嵌入式機(jī)械制造商的最終設(shè)計(jì)時(shí)間,本文介紹的方案在CompactRIO產(chǎn)品中集成了某種形式的RIO架構(gòu)。這種基于FPGA的配置包括基于Virtex-5 LX85到Spartan-3的系統(tǒng),以及基于Virtex-II 1M門(mén)的背板,配合基于PowerPC 603e的處理器,能夠滿足多種頻率和性能需求,如圖1所示。

  

 

  圖1 在CompactRIO產(chǎn)品中集成了某種形式的RIO架構(gòu)

  在RIO框架中集成配置軟件實(shí)用程序和動(dòng)態(tài)I/O重構(gòu)功能可節(jié)約設(shè)置時(shí)間,而且終端應(yīng)用編程人員和數(shù)字設(shè)計(jì)工程師還能重復(fù)使用有關(guān)資源。配置軟件能自動(dòng)檢測(cè)系統(tǒng)中安裝的定制硬件。I/O外設(shè)的集成式診斷測(cè)試可確保I/O器件正常工作。

  如果不安裝I/O電路,驅(qū)動(dòng)程序軟件及相關(guān)API不能適當(dāng)執(zhí)行或返回具體器件的故障,就會(huì)出現(xiàn)問(wèn)題。為解決上述問(wèn)題,軟件開(kāi)發(fā)人員通常會(huì)創(chuàng)建模擬子例程,臨時(shí)替代應(yīng)用中的I/O電路代碼。這種方法難以立即開(kāi)始應(yīng)用開(kāi)發(fā),而且?guī)缀醪荒苷{(diào)試代碼。RIO中間件驅(qū)動(dòng)程序架構(gòu)包括相關(guān)功能,可將模擬代碼直接集成到函數(shù)驅(qū)動(dòng)程序中,從而簡(jiǎn)化代碼的重復(fù)使用與故障調(diào)試。

  

 

  圖2 嵌入式中間件軟件設(shè)計(jì)分級(jí)圖

  圖2所示為嵌入式中間件軟件設(shè)計(jì)分級(jí)圖。這種中間件驅(qū)動(dòng)程序和系統(tǒng)服務(wù)在成千上萬(wàn)種已經(jīng)部署的機(jī)械設(shè)計(jì)應(yīng)用中都證實(shí)了自己的功能。并行和多線程安全型嵌入式中間件驅(qū)動(dòng)程序是RIO的有機(jī)組成部分。機(jī)械制造商可同時(shí)從多個(gè)線程調(diào)用多線程安全型和可再入函數(shù),同時(shí)還能確保正常工作,避免阻塞現(xiàn)象,這對(duì)并行代碼的編寫(xiě)和性能優(yōu)化都是非常重要的特性。不具備可再入執(zhí)行功能的驅(qū)動(dòng)程序會(huì)影響性能,更糟的是還會(huì)導(dǎo)致崩潰。代碼必須等其他線程使用完每個(gè)函數(shù)后才能訪問(wèn)函數(shù)??稍偃胄钥杀苊獯a中任何不必要的依賴性。

   BLDC和PMSM的定子纏繞方式有別。BLDC的定子旋轉(zhuǎn)時(shí)其纏繞方式可生成梯形反電勢(shì)電壓,而PMSM的電壓則為正弦曲線。

  BLDC的成本高于AC電感電機(jī),但在用高級(jí)算法控制情況下其節(jié)能性和性能更高。此外,BLDC還具有較高的可擴(kuò)展性,能滿足極高功率和極高速應(yīng)用的需求。

 

關(guān)鍵字:工業(yè)電機(jī) 最大效率

 

  顧名思義,無(wú)刷DC電機(jī)工作時(shí)是不需要電刷的。這就是說(shuō),電刷所起的轉(zhuǎn)換作用必須以電子方式實(shí)現(xiàn)。定子線圈順序加電,BLDC電機(jī)就能轉(zhuǎn)動(dòng)了。要計(jì)算在某一時(shí)刻哪個(gè)線圈加電,必須了解定子的位置,這通常可通過(guò)在定子中嵌入的三個(gè)霍爾效應(yīng)感應(yīng)器來(lái)檢測(cè)。綜合這三個(gè)感應(yīng)器信號(hào),控制電子產(chǎn)品可確定轉(zhuǎn)換的確切順序。

  由于無(wú)刷電機(jī)的轉(zhuǎn)子使用永磁而非無(wú)源線圈,其本身提供的功率相對(duì)于尺寸、重量相當(dāng)?shù)碾姼须姍C(jī)而言要高。不過(guò),高效運(yùn)行的關(guān)鍵在于FPGA控制器。FPGA算法控制的效率高于微處理器??梢允褂枚喾N控制系統(tǒng)算法,包括梯形、正弦和場(chǎng)定向算法(FOC)。

  梯形或六步控制是最簡(jiǎn)單同時(shí)也是性能最差的方法。就六步轉(zhuǎn)換的每一步而言,電機(jī)驅(qū)動(dòng)會(huì)在兩個(gè)線圈之間形成電流通路,而第三個(gè)電機(jī)不連接。不過(guò),轉(zhuǎn)矩紋波會(huì)產(chǎn)生震動(dòng)、噪聲和機(jī)械磨損,并大幅降低伺服性能。

  FOC也稱作矢量控制,能在較高電機(jī)速度下提高效率,在正弦控制技術(shù)基礎(chǔ)上更進(jìn)一步。FOC相對(duì)于其他控制技術(shù)而言,單位功率輸入可實(shí)現(xiàn)最大轉(zhuǎn)矩,而且在負(fù)載變化時(shí)能精確控制速度,響應(yīng)速度快。FOC技術(shù)通過(guò)完美保持定子和轉(zhuǎn)子磁通,即便在瞬態(tài)過(guò)程也能確保最佳效率。

  探討FOC

  了解FOC工作原理的方法之一是在腦海中形成一幅完整的坐標(biāo)參考系轉(zhuǎn)換過(guò)程畫(huà)面。假設(shè)從定子角度來(lái)設(shè)想AC電機(jī)的工作,可以看到,當(dāng)正弦輸入電流施加到定子時(shí),時(shí)變信號(hào)會(huì)產(chǎn)生旋轉(zhuǎn)磁通。轉(zhuǎn)子速度與旋轉(zhuǎn)磁通矢量存在一種函數(shù)關(guān)系。

  現(xiàn)在,再?gòu)碾姍C(jī)內(nèi)部來(lái)看,假設(shè)以等同于定子電流產(chǎn)生的旋轉(zhuǎn)磁通矢量的速度沿離心器運(yùn)行,在穩(wěn)定狀態(tài)下從這個(gè)角度來(lái)觀察電機(jī),可發(fā)現(xiàn)定子電流好像為常量,且旋轉(zhuǎn)磁通矢量為固定的。歸根結(jié)底,希望控制定子電流,以獲得所需的轉(zhuǎn)子電流。通過(guò)坐標(biāo)參考系轉(zhuǎn)換,可通過(guò)簡(jiǎn)單的PI控制回路控制定子電流,如DC值。

  FOC算法在后臺(tái)發(fā)揮作用,消除時(shí)間和速度的依賴性,能直接獨(dú)立控制磁通量和轉(zhuǎn)矩。通過(guò)數(shù)學(xué)公式(Clarke及Park變換),可將電機(jī)的電子狀態(tài)轉(zhuǎn)換為時(shí)間不變性旋轉(zhuǎn)兩軸坐標(biāo)系。

  空間矢量脈沖寬度調(diào)制(PWM)的高效控制電力電子技術(shù)能最大化電機(jī)電源電壓的利用率,同時(shí)最小化諧波損耗。但諧波會(huì)在電機(jī)鐵芯中形成消耗能量的渦流,從而大幅降低電機(jī)效率。

  最重要的是,設(shè)計(jì)人員既可對(duì)AC電感與無(wú)刷DC電機(jī)采用FOC技術(shù),以提高其效率和性能,也可將該技術(shù)應(yīng)用于現(xiàn)有電機(jī),升級(jí)控制系統(tǒng)。事實(shí)上,設(shè)計(jì)人員可通過(guò)FOC等矢量控制技術(shù)來(lái)改進(jìn)AC電感電機(jī),實(shí)現(xiàn)類(lèi)似于伺服電機(jī)的性能。

  FPGA解決FOC面臨的挑戰(zhàn)

  實(shí)施FOC需要功能強(qiáng)大的計(jì)算器件。針對(duì)上述要求,F(xiàn)PGA無(wú)疑是電機(jī)控制的最佳選擇。FOC系統(tǒng)必須持續(xù)以10kHz~100kHz的速度重復(fù)計(jì)算矢量控制算法。此外,還需在不影響控制算法時(shí)序的情況下并行執(zhí)行高速PWM輸出等其他IP模塊。利用FPGA自身的并行執(zhí)行功能和硬件可靠性,F(xiàn)PGA能以高達(dá)數(shù)十萬(wàn)赫茲的回路速度執(zhí)行控制算法,而且還有余力來(lái)處理通信,為主機(jī)微處理器上的用戶接口應(yīng)用提供數(shù)據(jù)。此外,F(xiàn)PGA還具有可重構(gòu)性,因此客戶能隨時(shí)根據(jù)需要調(diào)整控制算法。

  

    圖3所示為FOC實(shí)施方案的系統(tǒng)圖。除實(shí)際控制算法之外,F(xiàn)PGA還并行執(zhí)行IP模塊,以讀取3個(gè)霍爾效應(yīng)傳感器、1個(gè)編碼器以及3個(gè)其它模擬傳感器的值,同時(shí)生成PWM信號(hào)驅(qū)動(dòng)外部電子器件給電機(jī)供電。如欲與主機(jī)處理器及簡(jiǎn)單用戶接口通信,可并行執(zhí)行其他IP模塊。

  圖4所示為基于FPGA的FOC算法實(shí)施LabVIEW FPGA的情況。Clarke變換將120°相移三軸坐標(biāo)系(Ia, Ib, Ic)轉(zhuǎn)變?yōu)閮奢S直角坐標(biāo)系(Ia, Ib)。接著,Park變換將固定的坐標(biāo)系(Ia, Ib)轉(zhuǎn)換為去耦兩軸旋轉(zhuǎn)坐標(biāo)系(Id和Iq),簡(jiǎn)單的PI控制器就能控制上述旋轉(zhuǎn)坐標(biāo)。FOC系統(tǒng)利用逆變換(Park變換和Clarke變換)將其還原到定子線圈的固定AC三相坐標(biāo)系。

  

 

  圖4 基于FPGA的FOC算法實(shí)施LabVIEW FPGA的情況

  在評(píng)估控制系統(tǒng)的升級(jí)時(shí),機(jī)械設(shè)計(jì)人員通常會(huì)低估耗電成本問(wèn)題,而從機(jī)電的整個(gè)生命周期角度來(lái)看,耗電成本往往比硬件購(gòu)置成本高很多。NI致力于借助基于賽靈思FPGA技術(shù)的商用硬件解決方案成品推出具有高計(jì)算性能的高靈活性嵌入式控制器。通過(guò)二者的強(qiáng)強(qiáng)聯(lián)合,能滿足客戶最苛刻的要求,即FOC性能要求。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。