和一個產(chǎn)品的任何其他方面一樣，產(chǎn)品說明書也可以得到不斷的改進，廠商正努力地詳細闡明產(chǎn)品說明書1。然而，市場上已經(jīng)遺留了許多產(chǎn)品/產(chǎn)品說明書版本，對新版本或者更早的版本來說，不同標準的采用也取決于不同的因素。即使有一些特定的標準已經(jīng)公開發(fā)表（如參考書目2所提到的），標準的統(tǒng)一仍然是遙遙無期。

　　本文的目的就在于突出不同廠商或同一廠商在為不同的高速模數(shù)轉(zhuǎn)換器(ADC)撰寫產(chǎn)品說明書時所采用的標準之間的差異。表1是選擇正確器件時可以使用的速查表。

表1選擇高速ADC的速查表

　　dB、dBc與dBFS的比較

　　評估高速ADC產(chǎn)品說明書所示性能的一個主要標準是動態(tài)特性或諸如SNR,SINAD、THD以及SFDR的交流可調(diào)規(guī)范。例如，假設SINAD（也稱為SNDR或SNRD）為信噪比，即信號功率與其他頻段功率（失真與噪聲）總和的比值。通常，把這個比值轉(zhuǎn)換成對數(shù)值并以dB表示。

　　產(chǎn)品說明書間最大的差異在于單位的選擇，特別應用于選擇信號功率的標準。撇開導致這種差異的細節(jié)，我們來看一下信號功率完全可以用于測量的信號功率3，或者可以是類似滿量程的信號的外推功率。為了避免混淆，TI將第一種情況下的單位記作dBc（dB與載波的比），將第二種情況記作dB（用于較早的產(chǎn)品說明書）或dBFS（dB與滿量程的比，用于最新的產(chǎn)品說明書）。雖然兩者之間沒有主次之分，并且下文將說明它們之間可以彼此推導，但是當廠商只以“dB”為單位進行說明的時候還是會產(chǎn)生混淆。在TI的兩家競爭對手撰寫的產(chǎn)品說明書中，“dB”等于dBc，而在第三家競爭對手撰寫的產(chǎn)品說明書中，“dB”等于dBFS。

　　什么因素會影響最終的比較結(jié)果呢？假設以－1dBFS的輸入振幅測量來自不同廠商的兩個轉(zhuǎn)換器。這就意味著在測試期間，輸入值是在滿量程以下1dB的正弦曲線，換句話說，振幅(A)約為ADC滿動態(tài)量程的90%。再假設兩個轉(zhuǎn)換器性能相同，因此具有相同的噪聲與失真功率。在第一種情況下（“dB”等于dBc），廠商用輸入功率(A)除以噪聲加失真功率(N＋D)來計算信噪比SINAD1。在第二種情況下（“dB”等于dBFS），廠商推導信號功率至滿量程，在這種情況下導致最終的數(shù)值增加了1dB（當輸入為－1dBFS時）。因此，SINAD2=SINAD1+1。第一家廠商的器件看起來似乎差了1dB，但實際上與第二家廠商的器件是相同的。dBc的值可以從dBFS值求得，只要加上輸入振幅（以dBFS為單位）：以dBc為單位的規(guī)范＝以dBFS為單位的規(guī)范＋以dBFS為單位的AIN。

　　當我們比較以dBc規(guī)范表示的兩個轉(zhuǎn)換器時，另一點值得注意的是輸入振幅也會因器件的不同而不同。很顯然，隨著輸入振幅的減小，信號值（在dBc規(guī)范中）也極可能變得很?。ㄒ驗樾盘柟β蕼p小時一些噪聲底限的組成卻保持不變）。因此，為了使之比較有意義，兩個輸入振幅必須相等。只要將兩個輸入振幅的差異添加到由較小的輸入振幅獲得規(guī)范，就可以做出很好的推斷。

　　顯然由于大多數(shù)轉(zhuǎn)換器的規(guī)定信號都接近于滿量程，最后信號水平的差異（取決于所使用的單位）通常不會大于2dB。但是信號水平的差異不僅可以代表某些應用相當大的差異，而且還會影響最終產(chǎn)品設計的增益甚至影響整個設計。

　　最終的問題是如何分辨ADC產(chǎn)品說明書中的dB是dBc規(guī)范還是dBFS規(guī)范。一個最簡單的方法是直接詢問廠商；如果行不通，設計人員可以查看產(chǎn)品說明書的典型性能的曲線圖部分。廠商通常都會針對dBc和dBFS規(guī)范給出不同的曲線圖，可以根據(jù)曲線圖的數(shù)值與產(chǎn)品說明書中規(guī)定的數(shù)值進行比較。

　　功耗規(guī)范

　　功耗是產(chǎn)品說明書的另一個常見的差異點。TI習慣上在產(chǎn)品說明書的首頁列出典型工作狀態(tài)下轉(zhuǎn)換器的總功耗。這些狀態(tài)包括在最高采樣速率下的輸入差與低頻或直流的比較，以及在數(shù)字側(cè)每一引腳上施加10-pF的負載。當然，TI也開始分離內(nèi)核功耗（模擬，AVDD）與數(shù)字供電損耗（輸出DVDD）。這主要是因為其他廠商幾乎都只標注了模擬功耗而不包括接口功耗。一些廠商在產(chǎn)品說明書里列出了接口功耗，但是用戶必須注意一些測量條件，例如輸入頻率，每個引腳的輸出負載以及輸出電壓，這些都會顯著的影響測量值。

　　此外，還必須特別注意ADC可能有的特有模式。并不只是TI的產(chǎn)品說明書存在這種情況，一些廠商的轉(zhuǎn)換器在模式A下進行功耗測量并在產(chǎn)品說明書中列出，但是其他動態(tài)規(guī)范卻在模式B下給出。再例如，對于那些可承受較寬數(shù)字電源電壓的轉(zhuǎn)換器而言，產(chǎn)品說明書在最高DVDD電壓下給出時序規(guī)范，但卻在最低DVDD電壓下給出功耗值。

　　最后，還必須注意轉(zhuǎn)換器對功率的貢獻。一些轉(zhuǎn)換器可能以丟失內(nèi)部信息為代價來節(jié)省功率損耗，例如接受差動時鐘（為了實現(xiàn)更低的噪聲/抖動）所需要的參考電壓或時鐘放大器、諸如PECL或LVDS的小擺幅時鐘電平，或者截平濾波時鐘（正弦曲線）。這個問題將在下文進一步闡述。

　　時鐘信號

　　為了獲得最佳的ADC性能4，時鐘信號是最令人擔心的問題。雖然所有的ADC都有一個時鐘輸入端，但其中一些要比另一些更容易使用。最關鍵的問題是時鐘抖動、占空比以及必須的時鐘電平，當用高輸入頻率進行采樣時，能夠大體上獲得較好的性能參數(shù)。

　　為了實現(xiàn)低抖動，用戶通常使用帶通濾波器過濾時鐘信號來達到該目的。這還將產(chǎn)生50%的占空比，接近于許多ADC的最佳條件。不過，由于該濾波器的插入損耗時鐘信號振幅將受到影響，且時鐘信號將變成正弦曲線而不是方波。為了接收高質(zhì)量的時鐘信號，TI和其他一些廠商在ADC的輸入端添加了時鐘放大器。它的作用是將正弦曲線修正成方波并為內(nèi)部電路的時鐘循環(huán)提供所需的增益。此外，時鐘放大器還提供了差動接口，能夠減小時鐘信號線路中噪聲耦合的影響，從而減小抖動。當然，這是以增加ADC的功耗為代價的。

　　然而，一些ADC可能還需要CMOS電平的方波時鐘信號。這類ADC的輸入必須是單端口的，而且能夠抑制外部噪聲源與時鐘路徑耦合。大部分此類ADC是為了對低輸入頻率（50MHz以下）進行采樣并且能夠獲得很好的性能。醫(yī)學超聲波就是此類ADC的一種典型應用。不過，用戶在更高的輸入頻率（例如通訊應用中）下為了獲得高信噪比（大于60s），就需要提供外部元件來使時鐘信號變成方波，并有效地增大功率與電路板面積。即使有了這些外部元件，用戶仍然必須考慮單端接口，而且最終的設計很可能不能獲得ADC采用內(nèi)部時鐘放大器時所能達到的最優(yōu)性能。

　　為了提供一致的產(chǎn)品說明書，TI在相同時鐘條件下的產(chǎn)品說明書中使用了相同的圖表與性能參數(shù)。對于具有差動輸入時鐘信號的器件而言，通常采用正弦曲線，雖然它并不是ADC的最佳條件（由于時鐘邊緣壓擺率的限制）。為了涵蓋轉(zhuǎn)換器所有可能的應用情況，TI開始在產(chǎn)品說明書中引入了3D等高線圖表（請參見圖1），這就允許用戶可以得到在給定輸入與采樣頻率下的典型性能。我們知道，輸入時鐘信號的所有條件在試驗時都是保持不變的，除非改變采樣頻率。這意味著如果使用正弦波時鐘信號，減小采樣頻率將會使時鐘邊緣變慢，從而加劇實際的抖動。這是每個ADC普遍存在的現(xiàn)象，4但是TI設計的ADC能夠盡可能地將抖動最小化。雖然這是最壞的情況，而且減小抖動的技術有很多種，但是在實驗中改變時鐘條件是不公平的；同樣的，如果保持時鐘條件不變，那么信噪比SNR將隨著抖動的增加而降低。用戶必須要知道，如果沒有時鐘放大器，性能的降低可能更多。此外，用戶還必須要清楚如果能夠提供一個抖動很小的方波時鐘信號，那么ADC的性能就會有很大的提高。

圖1SNR與輸入和采樣頻率5的曲線關系

　　輸出時序

　　為了捕捉傳輸?shù)紽PGA、ASIC、DDC或其他跟隨ADC的邏輯器件的輸出數(shù)據(jù)，用戶必須要知道輸出數(shù)據(jù)的窗口是穩(wěn)定的。不過，重點是大多數(shù)廠商均致力于提供一致且完善的產(chǎn)品說明書限制。這是因為用于生產(chǎn)的最終測試結(jié)果受一些因素的影響，例如自動測試設備的精度、不能直接訪問輸出端（數(shù)據(jù)正在緩沖中）、很難像產(chǎn)品說明書一樣設置相同的條件（例如數(shù)字負載）等等。為了克服這些局限性，TI通過設計與特征化（即用統(tǒng)計方法來設置這些參數(shù)），當生產(chǎn)中不對設備進行測試時，這能促使我們設置更寬的防護頻帶。而如果將相同的限制條件用于其他廠商的話，經(jīng)常會導致不完善或不精確的產(chǎn)品說明書。

　　設計人員應對沒有任何質(zhì)保書的器件、有質(zhì)保書但是條件不切實際的器件（例如0-pF負載）、沒有明確用于捕獲數(shù)據(jù)所需的參數(shù)的器件（例如，給出了建立時間但沒有給出保持時間）、沒有說明規(guī)范所使用的VOH和VOL電平的器件（例如，給出從50%到50%的信息，但是要推導出VIH/VIL邏輯電平卻很麻煩)、或者沒有說明對整個工作溫度范圍內(nèi)詳細參數(shù)的器件進行明確的詢問。

　　此外，為了改進數(shù)據(jù)捕獲窗口，TI與其他廠商均提供了一款輸出時鐘，與輸入時鐘相比該時鐘能夠更好地跟蹤輸出數(shù)據(jù)。使用輸出時鐘可以減小應用中的時序局限。

　　最后，請注意，建立與保持時間的定義和門電路建立與保持時間的對應部分相同。在門電路中，建立時間表示數(shù)據(jù)在門電路輸入端準備好的時間比時鐘邊緣閉鎖它的時間提前了多少。時間提前得越多，使用該閉鎖門電路就越困難。在ADC中，建立時間表示數(shù)據(jù)穩(wěn)定時間比輸入或輸出ADC時鐘邊緣提前了多少。建立時間越長，捕獲數(shù)據(jù)就越容易。這些規(guī)則在保持時間上也同樣適用。

　　過程增益

　　與SNR的兩個參數(shù)相比較，用戶必須考慮到ADC的采樣速率。信噪比可通過對收斂于奈奎斯特曲線的總體噪聲底限進行積分得到。當然，用戶的信號只會占據(jù)一些帶寬；只有在這個帶寬上的噪聲才會影響到信號，而其他噪聲可由數(shù)字濾波器濾除。對于相同的SNR而言，采樣速率高的ADC噪聲底限比較低。例如，一個200kHz帶寬，信噪比為90-dBFS的?∑型ADC的性能在理論上比產(chǎn)品說明書中規(guī)定的信噪比為75-dBFS、100MSPS的14位ADC——ADS5424要好。當然，如果在使用ADS5424對200-kHz帶寬進行采樣之后（明顯超過100MSPS的采樣率），我們采用數(shù)字濾波來濾除帶寬外的噪聲（從200kHz直到50MHz），ADS5424的等效信噪比在這一帶寬上為：

　　SNR200kHz=75+10×log10(50×106/200×103)=99dBFS>>90dBFS。

　　ADS5424的信噪比將明顯優(yōu)于?∑型ADC（為了示例，假設噪聲在奈奎斯特曲線上均勻分布，也就是說沒有明顯的閃爍噪聲影響）。前述方程式的第二項稱為過程增益。隨著過采樣比的增加，用戶在相同信噪比每增加采樣率一倍，噪聲底限就會降低3dB。換言之，相關頻帶上的等效精度將增加0.5比特。

　　數(shù)據(jù)適用的條件與最小值

　　如果沒有明確的條件，那么規(guī)范將是沒有意義的。在廣告業(yè)、市場營銷材料以及選擇參數(shù)表中這一點尤其重要，條件能夠簡化產(chǎn)品說明書顯示的信息，但在某些情況下，并沒有提到測量條件。

　　同時，典型值通常代表了分布的平均值。不過，用戶應注意看一下最小值，特別是當器件在某一特定范圍內(nèi)工作（例如多變的溫度環(huán)境）時。在典型與最小參數(shù)之間的大范圍變化會出現(xiàn)一些問題。變化是否由最終測試結(jié)果的局限性引起？如果是，則該器件可能適用，但是這樣做的風險是只能保證最小值。最差的情況是器件本身所導致的局限性，工藝的變化（不同器件之間）可以導致設計的不耐用性。為了使器件具有較好的穩(wěn)健性并屏蔽此類問題的一個不錯的做法是查看產(chǎn)品說明書中的典型性能變化與電源電壓或溫度的關系曲線圖，如圖2中的示例所示。

圖2ADS5424SFDR與模擬電源和溫度范圍的關系曲線6

　　與功率參數(shù)一樣，在相同的產(chǎn)品說明書中查找不同的參數(shù)（例如SNR和SFDR）時，必須確保它們是在相同條件下給出的參數(shù)。例如，某些器件的SFDR模式以犧牲SNR為代價來改善SFDR；或者它們有不同的輸入范圍，這會影響到SFDR（在較小輸入范圍內(nèi)較好）和SNR（在較大輸入范圍內(nèi)較好）。

　　最后，需注意的是，大多數(shù)規(guī)范在是在接近滿量程范圍內(nèi)給出的。然而，SFDR（在dBFS規(guī)范中）在輸入振幅減小時可能變好也可能變得更糟糕。廠商在最終測試中不能屏蔽很多條件，因為那樣會增加測試時間和測試成本；但他們通常會給出說明各種條件影響的典型圖表。

　　輸入帶寬

　　通常，輸入帶寬代表了ADC響應平坦度與輸入頻率的關系。其并沒有表明該器件在這些輸入頻率下能夠保持應有的性能。用戶必須從圖表中核實相關性能；如果圖表中沒有，用戶必須從廠商那里尋求支持或者對器件本身進行評估。

　　結(jié)論

　　本文詳細說明了廠商用于編寫高速ADC產(chǎn)品說明書的規(guī)范之間的主要差異，提早考慮這些差異有助于設計人員避免在設計過程中出現(xiàn)突發(fā)問題。