摘 要： 以實際項目開發(fā)為背景，介紹了一種基于CPLD譯碼的TI TMS320VC55x系列DSP大程序的二次引導方法。闡述了DSP與CPLD以及Flash存儲器之間的硬件接口電路設計及二次Bootloader方法的實現，給出了CPLD譯碼的VHDL代碼。實驗證明，利用CPLD的快速譯碼實現的DSP二次Bootloader方法，接口簡單、編程方便、有較強的通用性和可靠性。

　　關鍵詞： CPLD譯碼；DSP；二次Bootloader；Flash存儲器

 　　隨著數字信號處理技術的快速發(fā)展，數字信號處理器(DSP)越來越廣泛地應用于各種實時嵌入式系統中。當系統調試完畢，想脫離仿真環(huán)境并在上電復位后自動啟動程序代碼運行時，必須將程序代碼存儲在非易失性存儲器中。Flash存儲器以其大容量和可在線編程等特點已成為DSP系統的一個基本配置。在系統上電復位后，DSP芯片內部固化的引導裝載器（Bootloader）把應用程序從Flash引導到DSP芯片內高速RAM中執(zhí)行。這樣既利用了外部存儲器擴展DSP有限的ROM資源，又可以充分保證用戶程序的全速運行^[1-2]。
　　本文采用德州儀器公司的16位定點DSP芯片TMS320VC5509A（以下簡稱5509A），其PGE封裝形式只有14根地址總線(A0～A13)，最大只能尋址16KB的Flash存儲器[3]。若要尋址更大地址空間，就需要控制Flash存儲器的高位地址線。常見的解決方案是采用DSP的通用輸入輸出GPIO（General Purpose Input/Output）引腳來控制Flash的高位地址線，從而實現Flash存儲器的分頁訪問[5-6]。然而，對于較大容量的Flash存儲器，如本文采用的Am29LV800的容量為512K×16bit，有19根地址線[4]，如果采用上述方法，硬件連接雖然簡單，但會占用較多的GPIO引腳，而且以后的系統擴展也不方便。本文介紹了一種基于CPLD快速譯碼的DSP二次引導方法，利用CPLD的時序嚴格、譯碼速度快、可在線編程等特點，在DSP的外部存儲器接口EMIF(Exteral Memory Interface)的CE2空間模擬了一個Flash換頁寄存器FPR（Flash Page Register），在上電復位后控制Flash的高位地址線，從而實現Flash的分頁訪問。因此，可通過二次bootloader程序修改FPR的值，控制Flash的高位地址線，將最終的應用程序加載到RAM中運行。
1 TMS320VC5509A的并行引導模式
1.1 5509A的引導模式
　　5509A的引導模式選擇是通過4個模式選擇引腳BOOTM[3：0]來配置的，BOOTM3~0引腳分別與GPIO0、3、2、1相連。5509A提供了六種引導模式，即EHPI引導模式、8位/16位并行EMIF引導模式、8位/16位標準串行口引導模式、SPI EEPROM引導模式、USB引導模式以及I2C E2PROM引導模式。本文采用16位并行EMIF引導模式，將BOOTM[3：0]設置為1011即可。
　　在16位并行EMIF引導模式下，DSP芯片內部固化的Bootloader程序上電復位后，首先從CE1空間首地址0x200000h處開始讀取程序代碼，并加載到RAM中運行。
1.2 5509A的引導表格式
　　程序代碼以引導表的格式存儲在Flash存儲器中。引導表是獨立于所選引導模式的一種特定的格式，包含了用戶程序的代碼段、數據段、段在RAM中的目標地址以及程序入口地址等其他相關信息。5509A引導表結構如表1所示。

　　DSP芯片內部固化的Bootloader的主要功能是將Flash中存儲的引導表按一定順序加載到RAM中，然后跳轉到32位程序入口地址開始執(zhí)行。引導表文件可以通過TI公司提供的16進制轉換工具生成，一般是hex格式，然后將此hex文件燒寫到Flash存儲器中供Bootloader加載。
2 DSP二次Bootloader的原理及實現
　　由上述分析可知，DSP用戶程序的并行加載過程是由DSP內固化的Bootloader實現的。由于5509A的PGE封裝只有14根地址線，最多只能訪問到16K×16bit地址空間。對于超過16KB的用戶代碼，Bootloader將不能加載全部的引導表文件。因此若要加載超過16K的用戶代碼，必須進行二次Bootloader。
　　二次Bootloader的原理是由用戶自行編寫一個代碼長度小于16KB的引導程序（以下簡稱uboot），其功能與DSP內固化的Bootloader相同，用于加載最終的用戶代碼。在uboot程序中控制Flash存儲器的高位地址線來訪問Flash的其他存儲內容。這樣，DSP上電復位后，Bootloader首先加載uboot并運行，然后uboot又加載最終用戶代碼，實現了大于16K代碼的二次引導。
2.1 DSP與Flash及CPLD的硬件接口
　　本文采用AMD的Am29LV800作為DSP的外部存儲器擴展。Am29LV800按8位方式訪問，容量為1M字；按16位方式訪問，容量為512K字。DSP外圍電路邏輯譯碼及Flash高位地址線模擬由CPLD實現。Xilinx公司的XC9572XL是一款高性能的CPLD芯片，最高主頻可達178MHz，包含了72個宏單元，1 600個可用門電路，其TQFP封裝有72個可用I/O引腳^[7]。圖1是5509A與CPLD及Flash之間的硬件接口設計原理圖。

　　如圖1所示，5509A的地址線A[13：1]與Flash的地址線A[12：0]，A0未用。Flash存儲器被映射到DSP的CE1空間，由片選線CE1經CPLD譯碼后選通。其中DSP的地址線A13和A[3：1]與CPLD接口，用于換頁寄存器FPR的模擬。Flash存儲器的BYTE引腳經上拉后接高電平，即按16位方式訪問。
2.2 CPLD譯碼VHDL程序設計
　　目前DSP系統主頻越來越高，運算速度越來越快，利用小規(guī)模邏輯器件譯碼的方式已不能滿足DSP系統性能的需求。CPLD器件以其嚴格的時序、快速的譯碼、良好的可編程性成為DSP系統必不可少的部件之一。
　　本文利用CPLD的快速邏輯譯碼功能，模擬了一個FPR寄存器來控制Flash的高位地址線。VHDL語言源程序如下（篇幅有限，這里省略實體端口聲明及中間信號定義）：
begin
　　fce  <=ce1；
　　foe  <=aoe；
　　fwe  <=awe；
　　h_addr <=a13；
　　l_addr <=a3&a2&a1；
　　datain <=d5&d4&d3&d2&d1&d0；
　　facs  <=′1′ when h_addr=′1′
    　 and ce2=′0′ and l_addr='000'
   　　else ′0′；  --CE2 0x400000
　　FPR：process(facs，awe，reset)
　　begin
　　　if reset=′0′ then
   　　　fa<=″000000″；
  　　else if reset=′1′ then
   　　　if awe′event and awe=′1′ then
    　　    if facs=′1′ then
                  fa<=datain(5 downto 0)；
                  end if；
         end if；
  end if；
end process；
dataout<=fa  when aoe=′0′ and facs=′1′
         else ″ZZZZZZ″；
　　d5   <=dataout(5)；
　　d4   <=dataout(4)；
　　d3   <=dataout(3)；
　　d2   <=dataout(2)；
　　d1   <=dataout(1)；
　　d0   <=dataout(0)；
　　fa18   <=fa(18)；
　　fa17   <=fa(17)；
　　fa16   <=fa(16)；
　　fa15   <=fa(15)；
　　fa14   <=fa(14)；
　　fa13   <=fa(13)；
end  behaviour；
　　由上述VHDL程序可知，FPR寄存器被映射到了CE2空間的0x401000地址。其中引入A13及A[3:1]地址線的目的是為了便于以后的功能擴展，映射出更多的寄存器，如LCD控制寄存器、UART控制寄存器等。
　　FPR寄存器定義如表2所示。

　　FPR寄存器的第5～0位分別控制Flash的高位地址線A18～A13，第7～6位無效。當DSP上電復位時，FPR寄存器的值被設置為全0，此時Flash的所有高位地址線均處于低電平狀態(tài)，DSP開始訪問Flash的最低8KB地址單元。復位結束，就可以對FPR寄存器寫入值，改變Flash的高位地址，從而實現Flash的分頁訪問。這樣Am29LV800 Flash的512K字存儲空間相當于被劃分為64頁(0～63)，每頁8K字，當程序大于一頁時，修改FPR，進行軟件翻頁，讀入下一頁Flash數據。也可以通過讀FPR寄存器，了解當前高位地址線的狀態(tài)，此時FPR寄存器與Flash的地址映射關系為：
　　Flash地址單元=（FPR<<13）+DSP地址線A[13：1]
2.3 二次Bootloader的實現
　　基于上述的設計和分析，要實現大程序的自動引導，可以采用二次Bootloader的方法。首先要設計一個uboot程序，大小不能超過一頁。將uboot程序燒寫到Flash存儲器的第0頁，也就是DSP上電復位后被固化的Bootloader自行引導的那一頁。uboot的主要功能是通過修改FPR寄存器值，并按照引導表的格式讀取Flash存儲器的其他頁程序到RAM中，最后跳轉到用戶程序的32位入口地址開始執(zhí)行。uboot程序中，可以定義一個16位無符號整型指針變量，指向CE2空間的0x401000地址，即：
　　unsigned int*FPR=(unsigned int*) 0x401000；
　　若*FPR=1，即可以訪問Flash的第1頁。
    在編寫uboot程序和用戶程序時，要對存儲器空間重新分配，即在定義CMD文件時，要注意用戶程序所占用的存儲空間不能與uboot程序占用的存儲空間重疊。因為uboot首先被加載運行，在運行時加載用戶程序，也需要占用RAM地址空間。而且uboot程序代碼長度不能超過一頁。當燒寫Flash時，必須將uboot程序燒寫到Flash的第0頁，然后將用戶程序燒寫到第一頁或以后的存儲空間中。
3 實驗結果
    以煤礦井下煤矸分界傳感器為例，測試本文介紹的基于CPLD譯碼的DSP二次Bootloader方法。該傳感器采集放煤時煤矸石振動信號，經AD轉換后送入DSP經數字信號處理，分析得出煤矸石放落比例^[8]。用戶程序代碼大小為23K字左右，顯然不能夠被固化的Bootloader正常加載，因此必須經過二次Bootloader。
　　將大小約2K字的uboot程序燒寫到Flash第0頁，用戶燒寫到第1～3頁。經多次測試，該系統從上電復位到開始運行用戶程序，耗時大約0.3s，而且系統運行穩(wěn)定可靠。
　　本文介紹的基于CPLD快速譯碼的DSP二次Bootloader方法，利用CPLD器件的快速譯碼功能，模擬了一個換頁寄存器，實現了大程序的上電后二次引導。與常見的利用GPIO換頁的方法相比，本方法更有效，通用性更好，不會占用寶貴的GPIO資源，而且系統擴展方便，接口簡單。
 

參考文獻
[1] 張小波，廖新征．基于DSP的低功耗高速采集系統.電子技術應用[J]，2004(12).
[2] TI Datasheet：Using the TMS320VC5509/C5509A Bootloader. 2003(9).
[3] TI Datasheet：TMS320VC5509A Fixed-Point Digital Signal Processor．2004(1).
[4] AMD Datasheet：AM29LV800T/800B．1997(11).

[5] 呂曉明.TMS320VC55x系列DSP的Flash引導方法研究[J].國外電子元器件[J]，2007，19(6)：23-26．
[6] 鄧罡，文聰.TI C5500系列DSP EMIF的二次引導方法[J].單片機與嵌入式系統應用[J]，2006，21(4)：64-66．
[7] Xilinx Datasheet：XC9572XL High Performance CPLD.2000(8).
[8] 張守祥，劉偉.綜采工作面煤矸頻譜特征[J].煤炭學報，2007，32(9).