摘? 要： 采用PN碼序列滑動相關(guān)的方法，給出了一種超寬帶信號模擬相關(guān)器的設(shè)計方案。講述了該模擬相關(guān)器各個功能模塊的設(shè)計過程，并根據(jù)超寬帶信號的技術(shù)特點，設(shè)計并實現(xiàn)了基于該模擬相關(guān)器的超寬帶通信系統(tǒng)基帶驗證平臺。
關(guān)鍵詞： 超寬帶；脈沖；時間積分相關(guān)器；PN碼
?
目前在短距離無線通信領(lǐng)域中，一種新技術(shù)引起了人們的廣泛關(guān)注，這就是超寬帶無線通信技術(shù)UWB(Ultra-WideBand)。與藍牙(bluetooth)、HomeRF以及IEEE 802.11(即Wi-Fi)相比，UWB具有低功耗、高帶寬、低復(fù)雜度的特點，具有對信道衰落不敏感、發(fā)射信號功率譜密度低、安全性好和定位精度高等優(yōu)點，非常適用于室內(nèi)等密集多徑場所的高速無線接入和軍事通信。
本文主要依據(jù)無載波UWB通信技術(shù)的工作原理，實現(xiàn)了一種超寬帶信號模擬相關(guān)器的設(shè)計，并搭建了基于該模擬相關(guān)器的超寬帶通信系統(tǒng)基帶驗證平臺，通過發(fā)送端窄脈沖信號的擴頻調(diào)制以及接收端的擴頻解調(diào)，進一步驗證了該模擬相關(guān)器的性能。
系統(tǒng)總體設(shè)計
超寬帶信號模擬相關(guān)器的工作原理是通過不斷調(diào)整本地PN碼相位，利用時間積分相關(guān)器來實現(xiàn)接收信號的捕獲。圖1是系統(tǒng)總體設(shè)計框圖。
在系統(tǒng)總體設(shè)計方案中，“窄脈沖的產(chǎn)生”模塊主要是模擬超寬帶通信系統(tǒng)的接收信號；“積分清洗電路”的作用是當積分器完成一個信息碼周期的積分累加并將結(jié)果送入A/D轉(zhuǎn)換器后，將積分值清除，為下一次積分做準備；A/D轉(zhuǎn)換好的數(shù)據(jù)送入FPGA可編程邏輯器件，由FPGA完成門限值的判決。FPGA可編程邏輯器件的其他功能還包括信息碼的調(diào)制解調(diào)等。
????工作時首先在一定范圍內(nèi)選定一個初始相位，在這個初始相位下將本地PN碼序列和輸入的接收信號相乘，再進行一個信息碼周期的積分累加。然后將結(jié)果與事先設(shè)定的門限進行比較，如果符合門限要求則開始接收信號的擴頻解調(diào)；如果不符合門限要求則本地碼序列移動一定數(shù)量的碼片，重復(fù)上述過程。
硬件電路設(shè)計
相關(guān)模板信號轉(zhuǎn)換電路的設(shè)計
由于在超寬帶信號模擬相關(guān)器中，模擬乘法器和高速A/D轉(zhuǎn)換器對輸入信號的電平幅度有要求，因此產(chǎn)生好的窄脈沖信號不能直接進入相關(guān)器，需要進行相關(guān)模板信號的轉(zhuǎn)換。模擬乘法器(AD835)對輸入信號電平的要求是-1V～+1V，這樣相關(guān)模板信號轉(zhuǎn)換的工作就是將窄脈沖信號的電平調(diào)整到該范圍中。具體方案是：通過高速運算放大器對窄脈沖信號作電平加減和縮放運算。
系統(tǒng)選擇了ADI公司的AD8002AR 。AD8002AR是低功耗、高速電流反饋型運算放大器[1]。信號帶寬可達600MHz，轉(zhuǎn)換速率1200V/μs。若窄脈沖幅度范圍在-0.5V～+2.2V之間，可以計算出中心點電平為0.85V。用運放先將最低點電平移至0V，再將信號整體縮放到0V～+1V之間。圖2是其信號轉(zhuǎn)換電路原理圖。
?
模擬乘法器的設(shè)計
模擬乘法器中選擇AD835。其主要性能指標如下[2]：工作帶寬250MHz；模擬輸入范圍為±1Ｖ；帶符號差分輸入方式，輸出按四象限乘法結(jié)果表示；信號建立時間20ns；轉(zhuǎn)換速率1000V/μs。模擬乘法器AD835的功能原理框圖如圖3所示。圖4是AD835的典型應(yīng)用電路圖。
由電路圖的連接關(guān)系，可以列出輸出信號W的表達式：
???????
因器件的固有特性，一般U取值為1.05V，為了能讓U′=1V，經(jīng)過計算可以得出R1的阻值應(yīng)是R2阻值的20倍以上，根據(jù)圖4中的參數(shù)，R1=2kΩ，通過調(diào)整的R2的阻值為200Ω，U′的取值范圍應(yīng)在0.95V～1.05V之間。
相關(guān)積分器的設(shè)計
本系統(tǒng)的相關(guān)積分器由積分器、積分清洗器和A/D模數(shù)轉(zhuǎn)換電路三部分組成。下面分別講述它們的設(shè)計過程。
積分器的設(shè)計
圖5是采用電容性負載的Howland電流源，亦稱“Deboo”積分器[3]。這是一種采用雙極或單極電源的非反相積分器，具有以地為基準電位的輸入和輸出。本系統(tǒng)對積分器的要求是頻率響應(yīng)快、積分精度高。為提高系統(tǒng)穩(wěn)定性，在設(shè)計實際電路時，通過增加匹配反饋電路對“Deboo”積分器作了進一步改進。圖6是改進后的“Deboo”積分器電路。改進后的電路采用相匹配的雙運放結(jié)構(gòu)，與單運放相比能很好地彌補因器件固有特性引起的偏差，這里的運算放大器選用ADI公司的AD8004AR。
積分清洗器的設(shè)計
積分清洗器的作用是在相關(guān)器完成一個PN碼周期的積分后打開積分清洗器，釋放積分電容上的電荷，為下一次積分作準備。在設(shè)計中主要考慮以下兩點：一是清洗時間要盡可能短；二是清洗要徹底。在本系統(tǒng)中，一個占空比為12.5%的窄脈沖信號，周期是32ns，開關(guān)電路的設(shè)計目標是在32ns內(nèi)能完成一次清洗動作。通過測試，選用ADI公司的模擬開關(guān)ADG749BKS，它是單刀雙擲單片集成高速CMOS模擬開關(guān)，主要性能參數(shù)如下[4]：導(dǎo)通電阻RON=2.5Ω；導(dǎo)通平滑阻抗RFLAT(ON)=0.75Ω；信號建立時間tON=7ns、tOFF=3ns。
根據(jù)ADG749BKS的邏輯控制關(guān)系和改進后的“Deboo”積分器電路，設(shè)計的積分清洗電路如圖7所示。充電電阻R的輸入端Vin與模擬乘法器的輸出端相連接，另一端連接模擬開關(guān)的S2；ADG749BKS的1腳邏輯控制端IN與FPGA相連接；積分電容C與模擬開關(guān)的公共端D以及“Deboo”積分器電路相連接。在滑動相關(guān)器開始工作的同時，F(xiàn)PGA控制端輸出高電平，模擬開關(guān)斷開S1，接通S2，這樣相關(guān)結(jié)果通過充電電阻R和模擬開關(guān)導(dǎo)通電阻RON對積分電容C進行充電，“Deboo”積分器電路開始工作。在積分時間接近一個PN碼周期的結(jié)束時刻，F(xiàn)PGA控制端再次輸出低電平時，接通S1，斷開S2，在非常短的時間內(nèi)釋放掉積分電容C上的電荷，完成積分清洗工作。
?
高速A/D轉(zhuǎn)換電路的設(shè)計
由于本系統(tǒng)低占空比窄脈沖信號在相關(guān)積分時，有效積分時間短，積分結(jié)果不宜分辨，因此模數(shù)轉(zhuǎn)換器件的量化精度越高越好。系統(tǒng)選用ADI公司的AD9059。AD9059是8-bit單片雙通道模數(shù)轉(zhuǎn)換器[5]，主要由2個跟蹤/保持電路(T/H)、2個模數(shù)轉(zhuǎn)換器(ADCA、ADCB)和一個2.5V的基準電源等組成，實際設(shè)計時，使用了AD9059的一個轉(zhuǎn)換通道，編碼時鐘ENCODE的信號由FPGA編程產(chǎn)生。當PN碼序列開始滑動相關(guān)積分后就啟動模數(shù)轉(zhuǎn)換電路，在積分的過程中模數(shù)轉(zhuǎn)換電路一直工作，在積分清洗器發(fā)出清洗脈沖的同一時刻，F(xiàn)PGA讀入A/D轉(zhuǎn)換好的數(shù)據(jù)，進行門限判決。
模擬相關(guān)器的實現(xiàn)和測試
窄脈沖生成和相關(guān)積分器的實現(xiàn)和測試
本系統(tǒng)采用可編程邏輯器件，通過編程的方法實現(xiàn)窄脈沖的產(chǎn)生。窄脈沖實測波形如圖8所示。其有效脈沖寬度約4～5ns，占空比12.5%，與仿真結(jié)果十分符合。根據(jù)積分的時間定為32個窄脈沖的總體時間，即32×32=1 024ns。模擬開關(guān)電路保護電阻R5的取值略大于導(dǎo)通電阻RON約10Ω。概略計算出積分電容C的容值和充電電阻R的阻值，這里C=330pF，R=5.1kΩ。積分清洗的實測波形如圖9所示，其中曲線1代表積分波形，曲線2代表模擬開關(guān)邏輯控制端IN的清洗脈沖。從曲線1的變化可以看出積分清洗的效果非常理想，在預(yù)定的時間內(nèi)積分電容C上的電荷能夠完全釋放。
模擬相關(guān)器的全系統(tǒng)測試發(fā)端信息碼擴頻調(diào)制
本系統(tǒng)針對超寬帶通信的特點，采用無載波的調(diào)制方案，即信息碼與PN碼序列運算后，產(chǎn)生的擴頻序列不經(jīng)過載波調(diào)制而直接發(fā)送出去。圖10是發(fā)端信息碼擴頻調(diào)制原理框圖。
????PN碼序列的周期定為32位，信息碼由FPGA編程產(chǎn)生，信息速率為一個PN碼序列周期，即125/(4×32)=0.976 562 5MHz。在已經(jīng)產(chǎn)生的m序列中，每一符號位的周期是32ns，占空比100%。如圖11所示，將m序列同窄脈沖相與，由于窄脈沖的周期是32ns，占空比12.5%，當m序列的符號位為邏輯1時，即可得到相同特征的窄脈沖。由于在m序列的符號位為邏輯0時，兩信號相與后窄脈沖被平滑掉了，這樣在進行相關(guān)積分時，有效的積分區(qū)域相應(yīng)減小，不利于門限判決。
?
本系統(tǒng)對上述方案進行了改進。在m序列的符號位為邏輯1時，維持原設(shè)計方案；在m序列的符號位為邏輯0時，將窄脈沖的位置向后時延20ns。根據(jù)脈沖位置的不同可以生成兩種形式的PN碼序列模板：“塊0模板”和“塊1模板”。它們的區(qū)別在于“塊0模板”中邏輯1對應(yīng)的脈沖位置，在“塊1模板”中由邏輯0對應(yīng)的脈沖位置來表示。
圖11是使用Quartus II進行仿真的波形，圖中信號impulse表示m序列，信號source表示PN碼序列模板中的“塊0模板”。信號pncode表示PN碼序列模板中的“塊1模板”。在發(fā)端信息碼擴頻調(diào)制時，當信息碼的符號位為0時，發(fā)送“塊0模板”序列；當信息碼的符號位為1時，則發(fā)送“塊1模板”序列。
收端信息碼擴頻解調(diào)
為能在滑動相關(guān)中取得最大相關(guān)峰，根據(jù)PN碼序列相關(guān)模板信號寬度的統(tǒng)計分析，相關(guān)模板信號的寬度設(shè)計與接收到的PN碼序列信號寬度相當。PN碼序列的周期是32位，一次相關(guān)積分的時間為1 024ns。
在解調(diào)過程中，每次相位滑動的幅度定為一個系統(tǒng)時鐘周期，即8ns。模擬信元和本地PN碼序列相關(guān)模板信號由不同的編程模塊產(chǎn)生，而且信號發(fā)出的啟始時刻不相同。接收端采用不斷改變本地PN碼序列啟動時延的方法，實現(xiàn)相位滑動。解調(diào)時，當模擬信元和本地PN碼序列不相關(guān)時，積分器的輸出結(jié)果基本保持在同一電壓范圍；當本地PN碼序列的相位滑動到與模擬信元一致時，會有相關(guān)峰出現(xiàn)。
圖12中曲線1表示“塊0模板”的實測信號波形。曲線2表示“塊1模板”的實測信號波形。圖13表示本地PN碼序列采用“塊0模板”時，實際測試的信息碼解調(diào)波形和其對應(yīng)的積分情況。曲線1表示解調(diào)出的01010101測試信號波形；曲線2表示每位解調(diào)出的符號對應(yīng)相關(guān)積分的情況。從圖中可以看到，發(fā)端發(fā)送符號0時，當本地“塊0模板”的PN碼序列的相位同發(fā)端符號0序列的相位一致時，相關(guān)積分結(jié)果出現(xiàn)相關(guān)峰。
?
通過基于該模擬相關(guān)器的超寬帶通信系統(tǒng)基帶驗證平臺，實現(xiàn)了發(fā)端窄脈沖信號的擴頻調(diào)制以及收端的擴頻解調(diào)，實際的測試結(jié)果與理論分析相符，進一步驗證該模擬相關(guān)器的性能符合設(shè)計要求。
?
參考文獻
[1] Analog devices dual 600MHz，50mW current feedback amplifier.Datasheet.
[2] Analog devices AD835-250MHz，voltage output 4-Quadrant multiplier datasheet.
[3] Maxim/Dallas application note 1155 consider the 'Deboo' single－supply integrator Jul 29，2002
[4] Analog devices ADG749-CMOS low?voltage 2Ω SPDT switch in SC70?package.Datasheet.2002.
[5] Analog devices AD9059 dual 8-bit，60 MSPS A/D converter data sheet(REV.A) 2003.