鎖相環(huán)是倍頻電路的主要實現(xiàn)方式，直接決定倍頻的成敗。傳統(tǒng)的鎖相環(huán)各個部件都是由模擬電路實現(xiàn)的，隨著數(shù)字技術(shù)的發(fā)展，全數(shù)字鎖相環(huán)逐步發(fā)展起來，全數(shù)字鎖相環(huán)的環(huán)路部件全部數(shù)字化，通常由數(shù)字鑒相器、數(shù)字環(huán)路濾波器、壓控振蕩器以及分頻器組成，全數(shù)字鎖相環(huán)中的分頻器要求?？深A置且可根據(jù)實際需要進行可逆分頻。由于現(xiàn)有的電路均不能滿足上述要求，本文首先采用simuink和FPGA開發(fā)了應用于倍頻電路的變模可逆分頻器。

2 變模可逆分頻器的工作原理

變模分頻器的基本原理是設置一個符合函數(shù)，在分頻過程中，觸發(fā)器的輸出與預置模比較，當觸發(fā)器的輸出與預置模一致時，則給出符合信號，強迫計數(shù)器進入所希望的狀態(tài)，即初始狀態(tài)，隨后計數(shù)器則按照卡諾圖確定的程序繼續(xù)工作，直到最后一個狀態(tài)，即由地址碼確定的第N-1個狀態(tài)，再強迫分頻器回到初始狀態(tài)。所以每個觸發(fā)器應當受到兩個控制函數(shù)的控制，即：

f—正常的由卡諾圖得到的控制函數(shù)；F—強迫分頻器進入的希望狀態(tài)；T—符合函數(shù)；

當符合函數(shù)T=1時，F(xiàn)不起作用，P=f ，分頻器按正常程序分頻；當T=0，F(xiàn)起作用，P=F ，強迫分頻器跳變到所希望的狀態(tài)。

表1 狀態(tài)轉(zhuǎn)換表

(注：表1為狀態(tài)轉(zhuǎn)換圖，其中左半部分為遞增分頻器狀態(tài)轉(zhuǎn)換表，右半部分為遞減狀態(tài)轉(zhuǎn)換表。表2為計數(shù)值與各觸發(fā)器當前值的關(guān)系。)

表2 計數(shù)值與各觸發(fā)器當前值的關(guān)系

加法分頻器的驅(qū)動方程為：

減法分頻器的驅(qū)動方程為：

各觸發(fā)器還受到可逆信號的控制，當I _ D信號為1時為遞增分頻器，反之為遞減分頻器。

各觸發(fā)器的驅(qū)動函數(shù)為：

3 基于simulink的可逆分頻器設計

采用simulink建立可逆分頻器模型，如圖1所示。分頻器采用五級D觸發(fā)器實現(xiàn)，輔之以必要的控制邏輯。輸入端A、B、C、D、E為輸入模值，I _ D為1時分頻器工作在遞增模式，當I _ D為0時分頻器工作在遞減模式，符合函數(shù)的輸出T連接至D觸發(fā)器的清零端，分頻器的工作波形如圖2所示。從圖中可以看出分頻器能夠在預置模下完成遞增或遞減分頻器功能。

圖1 五級分頻器

圖2 分頻器的工作波形

圖3 分頻器的仿真波形

4 基于FPGA的可逆分頻器設計

采用verilog語言實現(xiàn)了可逆分頻器，其仿真波形如圖3所示，分頻器可完成預置模以及遞增及遞減分頻功能。分頻器的verilog代碼如圖4所示，寄存器傳輸級網(wǎng)表如圖5所示。

圖4 分頻器代碼

圖5 寄存器傳輸級網(wǎng)表

5 總結(jié)

本文分析了變?？赡娣诸l器的工作原理，并分別采用simulink和FPGA實現(xiàn)了可逆分頻器。仿真結(jié)果表明分頻器能夠完成預置模，遞增和遞減分頻功能，滿足設計要求。