《電子技術(shù)應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 采用ADS的CMOS雙平衡混頻器設計
采用ADS的CMOS雙平衡混頻器設計
崔宇平,王志剛 電子科技大學
摘要: CMOS技術(shù)本身具有低價格、低功耗、易于集成的特點,使得射頻集成電路向著高集成度、高性能和低功耗低成本的的趨勢發(fā)展,加之半導體工藝的進步,基于CMOS技術(shù)的器件的工作頻率已能達到20GHz,并且完全可以與收發(fā)器后端電路實現(xiàn)單片集成,極大推動了無線通信技術(shù)的發(fā)展。
關(guān)鍵詞: RF|微波 平衡 CMOS ADS
Abstract:
Key words :

摘要:分析了Gilbert結(jié)構(gòu)有源雙平衡" title="平衡">平衡混頻器的工作機理,以及混頻器的轉(zhuǎn)換增益、線性度與跨導、CMOS" title="CMOS">CMOS溝道尺寸等相關(guān)電路參數(shù)間的關(guān)系,并據(jù)此使用ADS" title="ADS">ADS軟件進行設計及優(yōu)化。在采用TSMC 0.25μm CMOS工藝,射頻信號為2.5GHz,本振信號為2.25GHz、中頻信號為250MHz時,2.5V工作電壓的情況下仿真得到的轉(zhuǎn)換增益為10.975dB,單邊帶噪聲系數(shù)為9.09dB,1dB壓縮點為1.2dBm,輸出三階交調(diào)截止點為11.354dBm,功耗為20mW。
關(guān)鍵字:雙平衡混頻器;Gilbert結(jié)構(gòu);轉(zhuǎn)換增益;線性度;跨導

    CMOS技術(shù)本身具有低價格、低功耗、易于集成的特點,使得射頻集成電路向著高集成度、高性能和低功耗低成本的的趨勢發(fā)展,加之半導體工藝的進步,基于CMOS技術(shù)的器件的工作頻率已能達到20GHz,并且完全可以與收發(fā)器后端電路實現(xiàn)單片集成,極大推動了無線通信技術(shù)的發(fā)展。
    混頻器利用器件的非線性特性來實現(xiàn)信號載波頻率的變化,產(chǎn)生輸入頻率的和頻和差頻分量。作為無線通信系統(tǒng)射頻前端的核心部分之一,其性能的好壞將直接影響整個系統(tǒng)的性能。目前已有種類繁多的全集成CMOS混頻器,本文采用TSMC的0.25μm CMOS管模型設計了一種有源Gilbert結(jié)構(gòu)雙平衡混頻器。根據(jù)在2.5GHz的射頻輸入下得到的仿真結(jié)果,該設計完全可以滿足802.11b/g/n與Bluetooth等無線通信的要求。

1 CMOS雙平衡混頻器的分析及設計
    Gilbert單元結(jié)構(gòu)如圖1所示。這種結(jié)構(gòu)主要由開關(guān)管(M1、M2、M3、M4)和跨導晶體管(M5、m6)組成。本振信號VLO從開關(guān)管的柵極引入,射頻信號VRF加在具有固定偏置的跨導級差分對M5與M6的柵極(M5和M6工作在飽和區(qū)),將VRF信號轉(zhuǎn)換成電流信號;M1~M4工作在近飽和狀態(tài),是兩對開關(guān),由本振大信號來驅(qū)動兩對管交替開關(guān),達到混頻的目的;R1是電阻負載,通過負載電阻將混頻后的電流信號轉(zhuǎn)換成電壓信號VIF輸出。

a.JPG


    假設VRF的輸入信號為一正弦信號
    b.JPG
   
    跨導晶體管M5和M6的跨導為GM,并假定開關(guān)對管M1~M4在VLO的驅(qū)動下,處于理想開關(guān)狀態(tài),M1和M4、M2和M3兩兩組合通斷,由于該混頻電路的對稱性,不再分別進行討論。當方波在正半周期,M1和M4導通時,跨導晶體管M5、M6的漏電流ID輸出為
d.JPG
    根據(jù)式(4)的中頻輸出可以看出,輸出信號既不包含輸入射頻信號頻率分量,也不包含本振信號頻率分量,因此理想雙平衡混頻器能夠有效抑制RF-IF和LO-IF信號饋通,因此具有極好的端口隔離度。另外,差分的射頻輸入信號也可以抑制射頻信號中的共模噪聲。但是需要補充說明一點,要使M1~M4成為理想的開關(guān),輸入本振信號應該是理想的方波,在低電平時MOS能夠完全關(guān)斷,源漏電阻Roff為無窮大;在高電平時能將MOS完全打開,導通電阻Ron近似為零,這種射頻方波信號在電路中很難實現(xiàn)。實際電路中驅(qū)動開關(guān)管的一般是幅度較大的正弦信號來替代。
    另外,電路中CMOS管溝道尺寸及相關(guān)參數(shù)有如下公式
    e.JPG
    其中W/L為CMOS管溝道尺寸之比,μN為溝道載流子的遷移率,COX為單位面積的柵級電容,ID為漏電流,VGS為柵源間的電壓,VTH為MOS管的閾值電壓。
    由式(5)可知,在開關(guān)近似理想的狀態(tài)下,整個混頻器的增益只與跨導GM和負載電阻RL有關(guān),同時,增益的線性度是由跨導電路的線性度決定的。但是,由于CMOS器件的跨導較小,故跨導大小的選取要受到實際電路模型的限制;而負載電阻會給整個電路引入熱噪聲,使噪聲系數(shù)的惡化,且過大的負載電阻也會使整個混頻器的工作電壓和功耗上升,所以RL不宜過大;而因此需通過選取適當?shù)霓D(zhuǎn)換增益來對RL和GM進行選取。開關(guān)管M1~M4的溝道尺寸通過使柵極過驅(qū)動電壓VGS-VTH的值在0.1~0.3V之間時根據(jù)式(7)確定,而M5、M6的尺寸可通過GM和適當?shù)穆╇娏鱅d,再根據(jù)式(6)來求得。故混頻器的設計中需要將轉(zhuǎn)換增益、線性度、噪聲系數(shù)、功耗等性能指標之間進行折中,來實現(xiàn)整體設計的最佳性能。
    因此,為實現(xiàn)上述目標,我們需先對若干參數(shù)的取值范圍進行限定,再根據(jù)其余參數(shù)間的互相關(guān)系對它們的取值范圍進行選取,最后通過仿真結(jié)果的比對來選定一組相對最優(yōu)參數(shù)。
    通過參考相關(guān)設計,先限定幾個關(guān)鍵參數(shù):轉(zhuǎn)換增益需大于10dB,噪聲系數(shù)小于10,1dB壓縮點大于0dBm。通過利用ADS軟件仿真時的調(diào)諧功能(Tuning)。在這里再對其余參數(shù)的值進行分段調(diào)整。通過多次優(yōu)化,最后選取M1~M4的溝道長、寬為0.6μm、170μm,M5、M6的溝道長、寬為0.6m、277μm,電流源取6mA,負載電阻為900Ω。設計時采用兩共柵的MOS管來實現(xiàn)恒流源,并在跨導源級加入反饋電阻Rf,這樣做可以使跨導變?yōu)樵瓉淼?/(1+GMRf)倍。恒流源及反饋電阻部分電路如圖2所示。

f.JPG



2 仿真結(jié)果及分析
    本次設計的混頻器的射頻信號輸入頻率范圍在2.4~2.5GHz。仿真時選取2.5GHz、-30dBm的射頻輸入信號,2.25GHz、5dBm的本振信號作為示例,CMOS管采用基于TSMC(臺積電)的0.25μm工藝的Bsim3_Model的V3.1模型,使用Agilent公司的ADS2008進行仿真,以下為仿真結(jié)果及分析。

g.JPG


    圖3中m1所標為中頻輸出譜線,根據(jù)輸入射頻輸入信號為-30dBm可以算出混頻器的轉(zhuǎn)換增益為10.975dB。m2是同為二階產(chǎn)物的和頻輸出分量,幅度是相當高的,不過要去除也是較容易的,只需在輸出端接一低通或帶通濾波器將其濾除即可。

h.JPG


    表1所列為混頻器單邊帶與雙邊帶噪聲系數(shù)。當混頻器輸出有用信號只存在于本振信號的一側(cè),用單邊帶(SSB)噪聲系數(shù)來表征;與之相對應的,若接收信號是均勻輻射譜,有用信號存在于兩個邊帶上,則需用雙邊帶(DSB)噪聲系數(shù)表示,在天文或遙感使用較多。由于鏡像噪聲的影響,單邊帶噪聲系數(shù)一般要高出3dB,故為了參數(shù)美觀,大部分混頻器在不做特殊說明的情況下僅將雙邊帶噪聲系數(shù)標示出來,而實際應用中大部分是需要單邊帶噪聲系數(shù)作為重要參考的,這是大家需要注意的。

i.JPG


    從圖4可以看出,正如前文所描述,由于用正弦信號替代理想方波信號,必須在本振功率高到一定程度,開關(guān)管工作于近似理想開關(guān)狀態(tài)時,混頻器才能保持較穩(wěn)定的轉(zhuǎn)換增益。由圖可知當本振信號大于-3dBm時,轉(zhuǎn)換增益穩(wěn)定保持在10dB以上。
    圖5所式是實際中頻輸出功率與理想輸出功率的差異。圖中直線為線性增益的延長線,曲線為混頻器實際增益的輸出曲線。由圖中標示可知,當射頻輸入信號RF達到-8dBm時,實際增益出現(xiàn)壓縮,此時中頻輸出功率1.2dBm左右。

j.JPG


    對于出現(xiàn)兩個頻率很相近的射頻信號RF1、RF2同時進入混頻器和本振LO進行混頻。由于混頻器為非線性器件,輸出頻譜中會包含多階產(chǎn)物,其中3階產(chǎn)物的頻率:ω3:ω3=ωLO-(2ωRF1-ωRF2)和ω3=ωLO-(2ωRF2-ωRF1)會出現(xiàn)輸出中頻附近,造成很大的干擾,尤其出現(xiàn)射頻多路通信系統(tǒng)中將會是相當嚴重的問題。故仿真時用2.5GHz+50kHz的雙音功率源,圖6中m2標示的為一根三階分量的譜線,經(jīng)仿真軟件計算得出的結(jié)果見表2。

k.JPG

l.JPG


    根據(jù)經(jīng)驗公式,一般情況下三階調(diào)制截止點比1dB壓縮點高10dB左右,據(jù)此可驗證仿真結(jié)果是否合理。

3 結(jié)束語
    本文采用TSMC 0.25μm工藝CMOS設計了一種具有Gilbert結(jié)構(gòu)的有源雙平衡混頻器,在不增加電路復雜性的前提下,通過反饋電阻的引入及借助ADS軟件對元件及電路參數(shù)的適當選取,使該混頻器的增益及線性度較文獻、均有明顯的改進,并可滿足當前大部分無線通信的要求。

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。