摘 要： 對(duì)第一代開(kāi)關(guān)電流存儲(chǔ)單元產(chǎn)生的時(shí)鐘饋通誤差做了合理的近似分析，設(shè)計(jì)了一種高性能開(kāi)關(guān)電流存儲(chǔ)單元。該電路僅在原存儲(chǔ)單元的基礎(chǔ)上增加了一個(gè)MOS管，使誤差降為原來(lái)的4%，是同類(lèi)研究中最簡(jiǎn)單的結(jié)構(gòu)。用它構(gòu)造的雙線(xiàn)性積分器性能良好，可作為濾波器Σ-Δ調(diào)制器等系統(tǒng)的基本模塊。
關(guān)鍵詞： 開(kāi)關(guān)電流存儲(chǔ)單元；時(shí)鐘饋通誤差；雙線(xiàn)性積分器
?
開(kāi)關(guān)電流技術(shù)是近年來(lái)出現(xiàn)的一種新的模擬信號(hào)采樣、保持、處理技術(shù)。與已成熟的開(kāi)關(guān)電容技術(shù)相比，開(kāi)關(guān)電流技術(shù)不需要線(xiàn)性電容和高性能運(yùn)算放大器，整個(gè)電路均由MOS管構(gòu)成，因此可與標(biāo)準(zhǔn)數(shù)字CMOS工藝兼容，與數(shù)字電路使用相同工藝并集成在同一塊芯片上，這預(yù)示著它將在數(shù)?；旌霞呻娐返陌l(fā)展中扮演重要角色。但是開(kāi)關(guān)電流電路中存在一些非理想因素，其中時(shí)鐘饋通誤差尤為突出，它直接影響到電路的性能。近年來(lái)，國(guó)際上已提出了一些減少時(shí)鐘饋通誤差的技術(shù)方案，它們有的是利用復(fù)雜的時(shí)鐘電路算法存儲(chǔ)單元技術(shù)[1，2]，有的是利用復(fù)雜電路結(jié)構(gòu)的差分時(shí)鐘饋通衰減技術(shù)(DCFA)[3]和零電壓開(kāi)關(guān)技術(shù)[6]，還有的是只取消部分誤差的補(bǔ)償方案[7，8]等。最近，有人提出了時(shí)鐘饋通誤差完全補(bǔ)償方案[8]，但是結(jié)構(gòu)較為復(fù)雜。
本文在第一代開(kāi)關(guān)電流存儲(chǔ)單元的基礎(chǔ)上，對(duì)時(shí)鐘饋通誤差的產(chǎn)生機(jī)理做了一些近似處理，分析了時(shí)鐘饋通誤差的主要因素，提出了一種新的時(shí)鐘饋通誤差補(bǔ)償方案。該方案僅在第一代開(kāi)關(guān)電流存儲(chǔ)單元的基礎(chǔ)上增加了一個(gè)可吸收鐘饋電流的MOS管，使誤差降為原來(lái)的4%，是同類(lèi)研究中最簡(jiǎn)單的結(jié)構(gòu)。同時(shí)用它構(gòu)造了雙線(xiàn)性積分器，可作為濾波器、?撞-?駐調(diào)制器等系統(tǒng)的基本模塊。
1 時(shí)鐘饋通誤差分析
圖1為第一代開(kāi)關(guān)電流存儲(chǔ)單元，MOS管的主要寄生電容已在圖中標(biāo)出。
為時(shí)鐘信號(hào)，時(shí)鐘高電平期間=VH，低電平期間V=VL。M2的柵電壓為Vgs2。
?
時(shí)鐘高電平期間，C1上的電荷為：
QH=C1(VH-Vgs2)
時(shí)鐘低電平期間，C1上的電荷為：
QL=C1(VL-Vgs2)
這里做了近似，事實(shí)上，當(dāng)時(shí)鐘跳變時(shí)，Vgs2會(huì)發(fā)生變化。
時(shí)鐘高低電平跳變時(shí)，C1的電荷變化Q1將注入到M2的柵極，引起柵電壓的變化。
由于電荷注入而引起的M2柵電壓變化為：
2 高性能開(kāi)關(guān)電流存儲(chǔ)單元
高性能開(kāi)關(guān)電流存儲(chǔ)單元如圖2。與第一代存儲(chǔ)單元相比，增加了MOS管M0，M0的柵源、柵漏電容Cgs0、Cgd0與Cgs2并聯(lián)，一般可認(rèn)為Cgs0=Cgd0，設(shè)Ags0為Cgs0的面積，則式(4)可變?yōu)椋?BR> 
比較(4)、(5)兩式可知，只要M0的尺寸大且M2的尺寸小，ΔVgs2將會(huì)大大減小，從而減小時(shí)鐘饋通誤差。
??? 雖然以上分析做了一些近似和假設(shè)，但是足以說(shuō)明增加MOS管M0有助于顯著減小時(shí)鐘饋通誤差。圖3給出了高性能開(kāi)關(guān)電流存儲(chǔ)單元的具體實(shí)現(xiàn)電路。圖中VR、VP、VN由MOS管M11～M16組成的電路提供。
是兩相不重疊的時(shí)鐘信號(hào)。
?
3 性能對(duì)比
分別對(duì)第一代開(kāi)關(guān)電流存儲(chǔ)單元和高性能開(kāi)關(guān)電流存儲(chǔ)單元仿真，輸入電流為50 μA，200 kHz的正弦信號(hào)，采樣頻率5 MHz，結(jié)果見(jiàn)圖4。表1中測(cè)量了兩者的誤差，其中ii表示t時(shí)刻的輸入電流，io1為第一代開(kāi)關(guān)電流存儲(chǔ)單元產(chǎn)生的誤差電流(即相同時(shí)刻輸出電流減去輸入電流的差值)，io2為高性能開(kāi)關(guān)電流存儲(chǔ)單元產(chǎn)生的誤差電流。由表中數(shù)據(jù)可以計(jì)算出高性能開(kāi)關(guān)電流存儲(chǔ)單元產(chǎn)生的平均誤差僅為第一代開(kāi)關(guān)電流存儲(chǔ)單元產(chǎn)生的平均誤差的4%。
?
?
4 應(yīng)用
開(kāi)關(guān)電流存儲(chǔ)單元的傳輸函數(shù)為H(z)=-z-1/2，所以?xún)蓚€(gè)存儲(chǔ)單元級(jí)聯(lián)就可構(gòu)成z-1。雙線(xiàn)性積分器的傳輸函數(shù)為
。按照?qǐng)D5的接法構(gòu)造雙線(xiàn)性積分器。因?yàn)樘幚淼氖请娏餍盘?hào)，為保證各支路電流不會(huì)互相干擾，需用分流器將各支路電流分開(kāi)。分流器主要由電流鏡構(gòu)成，作用是將上一級(jí)的輸入電流通過(guò)電流鏡的鏡像作用復(fù)制出兩個(gè)與上一級(jí)輸入電流大小、方向均相同的電流。其中，分流器1由普通電流鏡構(gòu)成，分流器2產(chǎn)生反饋電流的部分由高輸出阻抗電流鏡構(gòu)成，保證反饋電流不衰減。仿真結(jié)果見(jiàn)圖6。圖中ii為振幅10μA、200kHz的輸入信號(hào)；io為輸出信號(hào)；iR為參考電流信號(hào)，用來(lái)檢驗(yàn)輸出波形是否失真。仿真結(jié)果表明，輸入電流經(jīng)過(guò)雙線(xiàn)性積分器后移相90°，正弦波變?yōu)橛嘞也?，并且輸出波形無(wú)失真，表明積分器的性能很好。這種雙線(xiàn)性積分器可作為濾波器、Σ-Δ調(diào)制器等系統(tǒng)的基本模塊。
?
嚴(yán)格地說(shuō)，用開(kāi)關(guān)電流技術(shù)無(wú)法構(gòu)成完美的雙線(xiàn)性積分器，這是因?yàn)闊o(wú)法做到各級(jí)輸出阻抗無(wú)窮大而會(huì)使信號(hào)在傳輸過(guò)程中衰減。盡管如此，本文的雙線(xiàn)性積分器已能滿(mǎn)足絕大多數(shù)場(chǎng)合的應(yīng)用。限于篇幅，關(guān)于積分器的誤差問(wèn)題在這里不做討論。
開(kāi)關(guān)電流電路的最大優(yōu)點(diǎn)是整個(gè)電路由MOS管構(gòu)成，無(wú)電阻、電容、電感，易于集成，可與標(biāo)準(zhǔn)數(shù)字CMOS工藝兼容。這一優(yōu)勢(shì)預(yù)示著開(kāi)關(guān)電流技術(shù)將在以后的數(shù)?；旌霞呻娐分杏袕V闊的發(fā)展前景。
參考文獻(xiàn)
[1] HUGHES J B，MOULDING K W.A switched-current technique for high performance.Electron Lett，1993，29(16)：1400.
[2] TOUMAZOU C，Xiao S.n-step charge injection cancellation scheme for very accurate switched current circuits.Electron?Lett，1994，30(9)：680.
[3] WU C Y，CHENG C C，CHO J J.Precise CMOS current?sample/hold circuits using differential clock feedthrough?attenuation techniques.IEEE J Solid-State Circuits，1995，30(1)：76.
[4] NAIRN D G.Zero-voltage switching in switched-current?circuits.IEEE Proc Int Symp Circuits and Systems.London，UK，1994：5289.
[5] YANG H C，F(xiàn)IEZ T S，ALLSTOT D J.Current-feedthrough effects and cancellation techniques in switched-current circuits.IEEE Proc Int Symp Circuits and Systems.New?Orleans，1990：3186.
[6] SONG M，LEE Y，KIM W.A clock feedthrough reduction?circuit for switched-current systems.IEEE J Solid-State?Circuits，1993，28(2)：133.
[7] WEGMANN G，VITTOZ E A，RAHALI F.Charge injection?in analog MOS switches.IEEE J Solid-State Circuits，1987，SC-22(6)：1091.
[8] 李擁平，石寅.一種開(kāi)關(guān)電流電路時(shí)鐘饋通的補(bǔ)償技術(shù)[J].半導(dǎo)體學(xué)報(bào)，2003，24(7).
[9] Phillip E.Allen，Douglas R.Holberg.CMOS模擬集成電路設(shè)計(jì).馮軍，李智群譯.北京：電子工業(yè)出版社，2005.
[10] 王衛(wèi)東.現(xiàn)代模擬集成電路原理及應(yīng)用[M].北京：電子工業(yè)出版社，2008.