基于Avalon總線的8051MCU IP核的設計

摘要： 本文設計了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優(yōu)化內部的結構，通過采用流水線技術、指令映射技術、指令預取技術、微代碼技術等極大的提高了IP核的工作速度，使IP核在100MHz時鐘下，能夠單周期執(zhí)行一條指令。本設計使用Modelsim軟件完成了功能仿真和時序仿真，并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開發(fā)板上完成了硬件驗證。

原創(chuàng)聲明：此內容為AET網站原創(chuàng)，未經授權禁止轉載。