簡介　

HPI接口是TI為處理器之間直接互連通訊定義的一種異步接口，大多數(shù)TI DSP芯片上都有HPI接口。HPI接口是從（Slave）端口，接在主機的擴展內(nèi)存總線上，DSP不能通過HPI向主機（Host）的訪問，只能被主機讀寫。兩個DSP的HPI接口之間不能通訊。兩個DSP之間互連，可以將一個DSP（從）的HPI接到另一個DSP（主）的擴展內(nèi)存接口（EMIF）上[1]。

1. HPI工作模式　

不同系列DSP上的HPI接口版本有所不同，區(qū)別體現(xiàn)在DSP對HPI的控制上，如C6727上的UHPI可通過寄存器使能與關閉HPI接口，對主機訪問DSP內(nèi)存空間的控制，以及對HPI接口信號的功能復用上。但從主機訪問的角度，HPI的工作模式分為：復用模式(Multiplexed-Mode)和非復用模式(Non-multiplexed-Mode)。

復用模式下沒有地址線，主機訪問DSP的地址信息是以數(shù)據(jù)方式送到HPIA(HPI地址寄存)。從硬件信號的角度，地址，數(shù)據(jù)信號是由同一組數(shù)據(jù)線傳遞，所以稱為復用模式。

非復用模式的數(shù)據(jù)線與地址線是分開的，與內(nèi)存接口連接相似。非復用模式不需要操作HPIA寄存器，主機訪問的地址信息通過地址總線直接送給HPI。

所有的HPI接口都支持復用模式，但不是所有芯片的HPI接口都支持非復用模式(參考相應的芯片手冊確定是否支持)。除了有無HPIA的操作區(qū)別外，兩種模式的操作沒有區(qū)別。因為非復用模式的操作是復用模式操作的子集，為方便起見，本文以復用模式展開討論。

2. HPI硬件信號連接　

HPI接口復用模式連線如圖1所示，根據(jù)在應用當中的必要性分為：必要的，和可選的兩組信號?？蛇x的信號以虛線表示。

圖1. HPI接口復用模式硬件連接

數(shù)據(jù)線HD[0:n]：在復用模式下，數(shù)據(jù)線的寬度一般為CPU位寬的一半，一個HPI訪問分為高低半字的兩次訪問，如C5000是16-bit CPU，HPI數(shù)據(jù)線為8位，C6000是32-bit CPU，其HPI數(shù)據(jù)線為16位。C64x系列的HPI支持32位，在32位模式下一個HPI訪問不需要分為高低半字兩次訪問組成一個完整的訪問。

HCNTL0/1，HWIL：HCNTL0/1選擇要訪問的HPI寄存器，HWIL控制訪問寄存器的高低半字，必須先高后低。一個寄存器的高低半字的兩次訪問一定要連續(xù)完成，中間不能插入其它的HPI操作。只有HPIC可以只訪問半個字。

HR/W：指示對HPI寄存器進行讀，還是寫操作。如果主機的讀，寫信號是分開的，可以利用其中一個信號，但要注意做上拉或下拉處理以控制其在三態(tài)時的電平。

HCS，HDS1/２：這三個信號根據(jù)圖2的邏輯產(chǎn)生內(nèi)部HSTROBE信號，其邏輯關系是要求HDS1和HDS2信號相反，HCS低有效。HSTROB下降沿的時間點反應的是三個信號中最后跳變的信號。HPI在HSTROB的下降沿采樣控制信號HR/W，HCNTL0/1，HWIL以判斷主機要對哪個寄存器進行讀，或者寫操作命令。注意控制信號在HSTROBE的下降沿之前需要最少5ns的setup穩(wěn)定時間，而HDS1/2和HCS到HSTROBE信號內(nèi)部門電路的延時是皮秒級的，所以控制信號的setup時間需要外部時序保證。

圖2. HSTROBE信號產(chǎn)生邏輯

HRDY：HPI的輸出信號，指示當前操作狀態(tài)，用做硬件流量控制握手信號。

HINT：通過HPI，主機與DSP之間可以互發(fā)中斷。HINT是HPI送給主機的中斷信號，DSP對HPIC[HINT]位寫1，HINT信號線上送出高電平信號，主機可利用此信號做為中斷信號輸入。DSP不能清除HPIC[HINT]狀態(tài)，主機在響應中斷后，需要對HPIC[HINT]位寫1清除狀態(tài)，DSP才能再次對HPIC[HINT]置位發(fā)中斷。主機通過寫HPIC[DSPINT]置1給DSP產(chǎn)生中斷，DSP在響應中斷后，需要對HPIC[DSPINT]寫1清除狀態(tài)，主機才能繼續(xù)操作HPIC[DSPINT]給DSP發(fā)中斷。通過HPI傳輸數(shù)據(jù)，結(jié)合互發(fā)中斷做為軟件層的握手信號，可有效提高通訊的效率與靈活性。

ALE：存在于地址，數(shù)據(jù)線復用的主機上用來指示地址信號周期，這種總線復用的主機很少見，所以通常將ALE固定上拉處理，只用HSTROBE采樣控制信號。

BE：Byte Enable信號，這個信號只出現(xiàn)在32位的C6000 DSP上。因為應用當中通常都是對整個32-bit字進行訪問，所以直接做上拉使能處理。

3.HPI寄存器地址映射　

HPI口提供給主機端訪問的寄存器只有４個，通過HCNTL［1：0］選擇.

表1. HPI寄存器訪問選擇

由于在復用模式下數(shù)據(jù)線通常只有寄存器寬度的一半，所以一個完整的數(shù)據(jù)訪問由高低半字兩次訪問組成，由HWIL信號控制，HWIL信號必須是先低后高。通常將HWIL和HCNTL[1:0]接在主機的地址線上，將4個寄存器映射為主機端的8個內(nèi)存單元，下表中的地址線連接方法將8半字寄存器映射到主機的8個連續(xù)的內(nèi)存單元。這里的地址線是用來選擇HPI的寄存器，與非復用模式下的地址線直接訪問DSP的內(nèi)存空間是完全不同的作用。

表2. HPI寄存器地址映射

4. HPI寄存器功能說明　

HPIC (HPI Control Register)

HPI控制寄存器HPIC的位圖如表3所示，C6000系列DSP的HPI寄存器是32位的，也只有低16位有效，與C5000系列DSP的HPIC寄存器定義的功能保持一致。不同版本的HPI接口的HPIC位定義的主要不同之處在于軟件握手HRDY位的有無，其它位名稱可能存在細小差異，但功能定義都是一樣的。

表3. HPI Control Register

主機在對HPI進行訪問前可以通過HPIC配置字節(jié)序（HWOB）和地址寄存器模式（DUALHPIA）。默認的配置為HWOB=0，即先訪問高半；DUALHPIA=0，即單地址寄存器模式，讀和寫操作使用同一個HPIA；通常都采用默認的HPIC寄存器配置。

HWOB與硬件信號HWIL是沒有聯(lián)系的，HWIL信號必須保證先低后高分別訪問兩個半字單元。至于先訪問一個字當中的高或低半字，是由HWOB控制的。

HPIA (HPI Address Register) 　

物理上存在HPIAR，HPIAW兩個地址寄存器。HPIAR是讀操作地址寄存器；HPIAW是寫操作地址寄存器。由HPIC的DUALHPIA位來決定是采用雙地址寄存器模式還是單地址寄存器模式。如果采用雙地址寄存器模式，在對HPIA操作之前，通過設置HPIC的HPISEL位選擇下一個要訪問的HPIA。通常為了簡化在讀寫操作轉(zhuǎn)換時對HPIC的操作，選用單地址寄存器模式。

HPIA的地址信息在不同系列DSP上有所不同：　

在C5000上，數(shù)據(jù)空間，I/O空間只能按16位字尋址，程序空間按字節(jié)尋址。HPI的DMA訪問屬于I/O空間，HPIA的值代表16位字地址。如主機端要訪問DSP內(nèi)存字節(jié)地址0x100, 則要往HPIA寫的地址值是0x80。在用HPI啟動時，要注意DSP代碼是按字節(jié)地址鏈接的，即代碼段的地址是字節(jié)地址，主機端要將代碼段的地址信息除以2再送到HPIA。

在C64上，HPIA的值代表字節(jié)地址，但是HPI訪問的數(shù)據(jù)是32位的，所以HPI會忽略HPIA地址值的低兩位。

在C64+的DSP上，HPIA代表32位字地址，HPI會將字地址左移兩位轉(zhuǎn)換成字節(jié)地址，主機若要訪問DSP字節(jié)地址0x100，則要賦值HPIA為0x40。

HPID (HPI Data Register)　

主機通過HPI對DSP的內(nèi)存訪問是間接訪問，主機只能訪問HPID，HPID與DSP內(nèi)存之間是通過HPI專屬的DMA進行數(shù)據(jù)搬運的。如圖3所示。

圖3. HPI讀寫數(shù)據(jù)流

HPID的訪問分為自增模式和非自增模式。在自增模式下，訪問HPID后，HPIA會自動增加指向下一個字地址，在連續(xù)訪問時，自增模式因為減少了主機對HPIA的操作，可以增加HPI數(shù)據(jù)訪問的吞吐率。非自增模式下訪問HPID后，HPIA的值保持不變，主機需要更新HPIA來訪問下一個地址。

在寫操作時，主機把數(shù)據(jù)寫到HPID，HPI將第二個半字的數(shù)據(jù)通過HSTROBE的上升沿鎖存到HPID后，將HRDY置為忙狀態(tài)，并啟動HPI DMA將HPID的內(nèi)容搬到HPIA所指向的內(nèi)存單元，然后清除HRDY指示可以進行下一次操作。

在讀操作時，在第一個HSTROBE的下降沿，HPI采樣到HR/W為讀命令，則將HRDY置為忙狀態(tài)，啟動HPI DMA將HPIA指向的內(nèi)存單元的數(shù)據(jù)搬到HPID，清除HRDY忙狀態(tài)，主機端方可結(jié)束總線訪問周期，鎖存數(shù)據(jù)線上的有效數(shù)據(jù)。

5. HPI操作流程　

主機對HPI的一次總線訪問周期為分三個階段：主機發(fā)起訪問，HPI響應，主機結(jié)束訪問周期。

A. 主機發(fā)起訪問：即對HPI寄存器的讀，或者寫命令。主機送出的硬件信號為HSTROBE（由HCS, HDS1/2產(chǎn)生），HR/W，HCNTL0/1，HWIL，以及HD[0:n]。HPI在HSTROBE的下降沿采樣控制信號HR/W，HCNTL0/1，HWIL判斷主機的操作命令。

B. HPI響應：HPI在HSTROBE的下降沿采樣控制信號，根據(jù)控制信號做出相應的響應。如果是寫（HR/W為低）命令，則在HSTROBE的上升沿將數(shù)據(jù)線上的信號鎖存到HCNTL0/1和HWIL指向的寄存器。如果是讀命令（HR/W為高），如果是讀HPIC，或者HPIA寄存器，HPI將寄存器的值直接送到數(shù)據(jù)總線上；如果讀HPID，HPI先將HRDY置為忙狀態(tài)，HPI DMA將數(shù)據(jù)從HPIA指向的內(nèi)存單元讀到HPID，再送到數(shù)據(jù)線上，并清除HRDY忙狀態(tài)，在讀HPID后半字時，數(shù)據(jù)從寄存器直接送到數(shù)據(jù)總線上，不會出現(xiàn)HRDY信號忙狀態(tài)。

C. 主機結(jié)束訪問周期：對于寫操作，主機將數(shù)據(jù)送出后，只要滿足芯片手冊中HPI對HCS的最小寬度要求，即可結(jié)束訪問周期。對于讀HPID操作，要等HRDY信號由忙變?yōu)椴幻Γ鳈C才能結(jié)束訪問周期。

a) 兩次連續(xù)的HPI操作的間隔，在芯片手冊的HPI時序參數(shù)表里有要求，最小間隔為兩個HPI功能模塊時鐘周期。

6. HPI常見故障案例分析　

在HPI應用調(diào)試過程中，常遇到的問題分為：寫數(shù)據(jù)不成功，讀數(shù)據(jù)不正確，HRDY常高。這些問題通常都是由于時序不正確造成的，下面結(jié)合實際應用當中的案例進行分析。

6.1 寫數(shù)據(jù)不成功　

案例的硬件連接如下：

硬件連接

首先關注核心信號HSTROBE由DSP_CS，ARM_WR（HDS1），ARM_RD（HDS2）產(chǎn)生，從下面時序圖可以看出ARM_WR的下降沿是最后產(chǎn)生的，所以寫操作時HSTROBE的下降沿反應的是ARM_WR的下降沿。

寫HPIC的時序截圖如下：

寫HPIC\HPID的時序截圖

兩個時序圖顯示主機送出的數(shù)據(jù)111b在HSTROBE（ARM_WR）的下降沿后，很快被改變成其它值000b。在寫HPID的時序截圖中，第一個HSTROBE的下降后，HPI送出HRDY信號，然后數(shù)據(jù)線被改變，首先判斷HPI對主機的命令做出了響應，通過HRDY信號的出現(xiàn)時機，說明HPI判斷這是一個讀操作，可以判斷為HSTROBE的下降沿采樣HR/W信號不正確。

從硬件連接來看，HSTROBE（HR/W）要采樣HR/W，HCNTL0/1來判斷主機命令， HR/W的與HSTROBE為同一信號源，且同為下降沿，HR/W與HSTROBE的下降沿之間的setup時間不夠，采樣HR/W的電平狀態(tài)出現(xiàn)誤判，認為是高電平讀命令，HPI對讀命令的響應則是在第一個HSTROBE的下降沿之后送出HRDY信號，并在HRDY之后，HPI送出數(shù)據(jù)到總線上。

對于該問題，需要對參與HSTROBE邏輯譯碼的HR/W信號的下降沿做延時處理，可在邏輯電路如CPLD或FPGA里實現(xiàn)，以確保HSTROBE的下降沿采樣到穩(wěn)定的HR/W電平。

6.2 讀數(shù)據(jù)不正確　

通常表現(xiàn)為讀讀HPIC，HPIA正常，但讀HPID不正常，前半字為0，后半字正確，對同一個地址讀兩次，第二次的數(shù)據(jù)完全正確。

在案例中，用示波器觀察HCS與HRDY之間的時序關系，發(fā)現(xiàn)HCS的上升沿在HRDY的上升沿之前，即主機在HPI數(shù)據(jù)有效之前結(jié)束了訪問周期。HRDY的上升沿其實是因為HCS的結(jié)束而拉高的，并非數(shù)據(jù)真正有效。

示波器觀察HCS與HRDY之間的時序關系

用戶由于沒有在硬件上將HRDY與主機PowerPC的TA信號互連，沒有硬件握手機制，于是從軟件配置上加大主機的總線訪問周期，即增加HCS的寬度，故障現(xiàn)象沒有變化。

原因分析：讀HPID與HPIC，HPIA時序不同，讀HPID操作需要HPI DMA從HPIA所指向的地址讀數(shù)據(jù)到HPID，會有時間上的延時。而讀HPIC和HPIA直接從寄存器讀數(shù)據(jù)，沒有延時，所以讀HPIC，HPIA是正確的。在讀HPID時，HPI會在第一個HSTROBE的下降沿后將HRDY置位，指示數(shù)據(jù)未準備好的忙狀態(tài)，主機應當在總線上插入等待周期，數(shù)據(jù)準備好后HPI清除HRDY，主機才可以結(jié)束總線周期，通過HCS的上升沿將有效數(shù)據(jù)鎖存。

HSTROBE的下降沿到數(shù)據(jù)有效之間的延時與芯片及HPI接口的工作頻率相關，以C5502，C5501為例，在芯片手冊中，這個延時參數(shù)H1在SYSCLK1與CPU時鐘的分頻為4時，最大延時為12*2H+20(ns)，H=SYSCLK1/2，在HPI啟動期間，PLL沒有倍頻，處于旁通狀態(tài)，系統(tǒng)輸入時鐘就是CPU的工作時鐘，SYSCLK1默認分頻為CPU時鐘的4分頻，以輸入時鐘為25MHz為例，最大延時為：

延時計算

這個時間長度通常超出了主機端總線周期的軟件配置范圍，所以通過軟件配置增加HCS的寬度不一定能滿足HRDY的最大延時要求。在有的DSP芯片手冊上只提供了HRDY的最小延時，最大延時與芯片的優(yōu)先級設置，及系統(tǒng)配置相關而不確定，比如與系統(tǒng)中其它主模塊如EDMA同時訪問DDR，那么延時與HPI的優(yōu)先級，EDMA的優(yōu)先級，EDMA的burst長度，以及DDR的命令排序等配置相關，這樣通過延長主機的總線訪問周期，更加不可靠。

解決辦法：在硬件設計之初，一定要利用HRDY硬件握手信號[2][3]。雖然有的芯片HPIC寄存器提供了HRDY軟件握手方式，只能做為彌補硬件設計之初遺漏HRDY硬件握手信號的權宜之計，軟件輪循HRDY的辦法會帶來額外的開銷，降低HPI總線的吞吐率，增加主機軟件實現(xiàn)的復雜度。而且有的芯片HPI不支持HRDY軟件查詢方法，只能通過硬件HRDY保證數(shù)據(jù)的有效性。

6.3 HRDY常高　

有的系統(tǒng)在長時間運行中偶爾出現(xiàn)HRDY常高，導致主機端總線訪問異常，需要重新上電才能恢復HPI的正常操作。這種故障是由于HPI狀態(tài)機出現(xiàn)異常。

從實際故障定位中總結(jié)出以下幾點原因：

A. HPI的高低半字訪問的順序訪問被其它HPI訪問打斷：在復用模式下，一個完整的HPI訪問是由高低半字兩次訪問組成，需要嚴格保證，否則會破壞HPI的狀態(tài)機，從而導致不可預期的后果。

B. 主機通過HPI訪問了DSP內(nèi)部的保留空間，或者破壞了DSP的程序，數(shù)據(jù)空間，導致DSP運行異常，進而導致HPI狀態(tài)機異常。

C. 主機的HSTROBE信號有毛刺，或者信號完整性不好，如下圖中HCS（些案例HSTROBE是由HCS控制）的上升沿的回勾，都會導致HPI誤判斷為主機的新的訪問的開始，從而打亂了高低半字的訪問順序要求，導致HPI狀態(tài)機的錯亂。

HSTROBE信號

7. 總結(jié)　

HPI是一種簡單的異步接口，只要設計中滿足了時序要求，即可穩(wěn)定工作。在開發(fā)當中遇到數(shù)據(jù)讀寫不正確，從HSTROBE信號入手檢查與之相關的信號的時序關系，便可以找出問題原因。另外，信號完整性是任何系統(tǒng)穩(wěn)定工作的前提。

關于特定芯片上HPI接口的特有功能本文沒有針對討論，如C6727的字地址模式和字節(jié)地址模式可通過HPIC配置；C6727在HPI啟動后ROM bootloader將HPI關閉，需要軟件重新使能才能使用等；以及不同芯片的HPI啟動模式下的跳轉(zhuǎn)方式不同，請參考相應芯片的HPI手冊及bootloader應用手冊。