Xilinx公司的Virtex-6 FPGA包括Virtex-6 LXT FPGA，Virtex-6 SXT FPGA和Virtex-6 HXT FPGA三個(gè)亞系列，采用40nm ExpressFabric和600MHz Clocking技術(shù)，具有存儲器選擇如能和DDR3，QDRII+和RDLRAM存儲器接口，600MHz DSP48E1 Slice，高速互連性，以太網(wǎng)媒體接入控制器具有10/100/1000Mbps，同時(shí)具有系統(tǒng)監(jiān)視器和ADC，增強(qiáng)性配置和比特流保護(hù)，廣泛用在有線通信，無線通信和廣播設(shè)備。
Virtex-6 FPGA是目標(biāo)設(shè)計(jì)平臺的可編程的芯片基礎(chǔ)，這一平臺提供了集成的軟件和硬件產(chǎn)品，從而使設(shè)計(jì)者可以從他們開發(fā)周期的初始階段就專注于創(chuàng)新。采用第三代ASMBL（高級芯片模塊時(shí)鐘）圓柱型架構(gòu)，Virtex-6包含了多個(gè)不同的子系列。這份簡介涵蓋了LXT、SXT和HXT子系列中的器件。每個(gè)子系列都包括不同比率的特性，以便高效的滿足各種高級邏輯設(shè)計(jì)的需求。除了高性能邏輯構(gòu)造外，Virtex-6 FPGA還包括許多內(nèi)置的系統(tǒng)級模塊。這些特性使設(shè)計(jì)者可以在其采用FPGA的系統(tǒng)中，構(gòu)建高等級的性能和功能。利用先進(jìn)的40nm銅工藝技術(shù)，Virtex-6 FPGA成為傳統(tǒng)ASIC技術(shù)的可編程替代產(chǎn)品。Virtex-6 FPGA提供了較佳的解決方案，可通用前所未有的邏輯、DSP、連接性和軟件微處理性能，滿足高性能邏輯設(shè)計(jì)者、高性能DSP設(shè)計(jì)者、高性能嵌入式系統(tǒng)設(shè)計(jì)者的需求。
Virtex-6 FPGA主要特性
•三個(gè)子系列
• Virtex-6 LXT FPGA：帶有高級串行連接的高性能邏輯
• Virtex-6 SXT FPGA：利用高級串行連接性，實(shí)現(xiàn)較高的信號處理性能
• Virtex-6 HXT FPGA：較高的帶寬串行連接性
•子系列之間具有兼容性
• LXT和SXT器件在相同的封裝上點(diǎn)位布局相同
•高級、高性能FPGA邏輯
•真正的6輸入查找表（LUT）技術(shù)
•雙LUT5（5輸入LUT）選項(xiàng)
•對于需要豐富的寄存器混合的應(yīng)用，提供LUT/雙flip-flop對
•提高了布線效率
•每個(gè)6輸入LUT上的64位（或兩個(gè)32位）分布式LUT RAM選項(xiàng)
•帶有寄存器輸出選項(xiàng)的SRL32/串行SRL16
• 強(qiáng)大的混合模式時(shí)鐘管理器（MMCM）
• MMCM模擬提供了零延遲緩沖、頻率合成、時(shí)鐘相移、輸入抖動過濾和相位匹配時(shí)鐘分配
圖1 ML630光傳輸網(wǎng)絡(luò)" title="光傳輸網(wǎng)絡(luò)" target="_blank">光傳輸網(wǎng)絡(luò)（OTN）外形圖
圖2 ML630光傳輸網(wǎng)絡(luò)（OTN）方框圖
• 36kbits時(shí)鐘RAM/FIFO
•雙端口RAM模塊
•可編程
-高達(dá)36位的雙端口帶寬
-高達(dá)72位的簡易雙端口帶寬
•增強(qiáng)型的可編程FIFO邏輯
•內(nèi)置可選的校錯(cuò)電路
•可選擇采用將每個(gè)模塊用作兩個(gè)獨(dú)立的18kB模塊
•高性能并行SelectIO技術(shù)
• 1.2V~2.5V I/O的工作電壓
•采用ChipSync技術(shù)的源同步接口技術(shù)
•數(shù)字控制阻抗(DCI)的活動終端
•靈活的精密型I/O
•具有集成寫入測量性能的高速存儲接口
•高級DSP48E1片
• 25×18、兩種補(bǔ)充的乘法器/加法器
•可選的流水線操作
•新的可選預(yù)加法器，輔助過濾應(yīng)用
•可選的按位邏輯功能
•專用的級聯(lián)連接
•靈活的配置選項(xiàng)
• SPI和并行閃存接口
•利用專用低效運(yùn)行再配置的支持多數(shù)據(jù)流
•自動總線帶寬檢測
•所有器件上的系統(tǒng)監(jiān)視器性能
•片上/片下熱監(jiān)視和電源電壓監(jiān)視
• JTAG訪問所有的受影視數(shù)量
•適用于PCI Express設(shè)計(jì)的集成型接口模塊
•符合PCI Express Base
Specification 2.0
•利用GTX收發(fā)器，支持Gen1 (2.5 Gbits/s)和Gen2 (5 Gbits/s)支持
•具有端點(diǎn)和下游端口
•每個(gè)模塊上的×1，×2，×4或×8 lane支持
• GTX收發(fā)器：高達(dá)6.6 Gbits/s
•通過FPGA邏輯中的采樣過密支持低于480Mbits/s的數(shù)據(jù)率
• GTH收發(fā)器：2.488 Gbits/s到高于11Gbits/s
•集成型10/100/1000 Mbits/s以太網(wǎng)MAC模塊
•采用GTX收發(fā)器，支持1000BASE-X PCS/PMA和SGMII
•采用SelectIO 技術(shù)資源支持MII、GMII和RGMII es
•可支持2500Mbits/s
• 40nm銅CMOS工藝技術(shù)
•1.0V內(nèi)核電壓 (僅-1，-2，-3速度級)
•低功耗 0.9V內(nèi)核電壓選項(xiàng) (僅-1L速度級)
•可采用獨(dú)立或無鉛封裝選項(xiàng)的高信號集成倒裝芯片封裝ML630光傳輸網(wǎng)絡(luò)（OTN）評估板主要特性
•兩個(gè)Virtex-6 XC6VHX565T-2FFG1924C FPGA
•采用功率狀態(tài)LED實(shí)現(xiàn)所有需要電壓的板上穩(wěn)壓器
•所有 ML630 FPGA U1和U2 I/O 塊VCCO電壓為2.5V
•兩類外部電源插座 (12V “磚塊” DIN4（典型值），PC ATX（典型值）)
• USB JTAG配置端口，與 USB A-to-Mini-B線纜一起使用
•系統(tǒng)ACE控制器，帶有同伴CompactFlash插槽
•適用于每種FPGA的通用型按鈕和DIP開關(guān)、LED和測試I/O頭
•用于每種FPGA的VGA 2X5 male調(diào)試頭
•用于每種FPGA，采用USB Mini pcb連接器的USB-至-UART橋
•兩個(gè)VITA 57.1 FMC HPC連接器
• I2C總線集合EEPROM，時(shí)鐘源和FMC連接器
•一個(gè)單獨(dú)的 SiTime，固定200 MHz 2.5V LVDS振蕩器繞線至每個(gè)FPGA整體時(shí)鐘輸入
• 8對差分時(shí)鐘輸入SMA連接器
•六個(gè)I2C 可編程Silicon Labs Si570 3.3V LVPECL 10 MHz至810 MHz 振蕩器
•兩種不同輸入8×8交叉形式關(guān)，提供16個(gè)可選的差分時(shí)鐘源
•四套插座FCI Airmax 120引腳連接器，采用Interlaken互連協(xié)議
詳情請見：
http://solution.eccn.com/solution_2012012911035421.htm
GEC
