隨著人們對海洋資源開發(fā)的日益深入，以及海洋軍事的迅猛發(fā)展，人類在海洋中的活動范圍日益擴大，與海洋相關的各種探測技術也越來越受到人們的重視。其中高可靠性的數據傳輸系統(tǒng)是海洋拖纜勘探系統(tǒng)能否實際使用的重要標志。在這方面國外已有成熟產品，但其成本高且對我國進行嚴格的技術封鎖。目前國內傳輸系統(tǒng)多采用光纖作為傳輸介質，其傳輸速率高、無中繼傳輸距離遠、無電磁干擾，但其成本較高且易損壞，可靠性不高[1]。本文根據海洋拖纜勘探中水聲數據傳輸的特點，設計了一種基于LVDS的流水線型數據傳輸系統(tǒng)。該系統(tǒng)的設計為海洋拖纜勘探系統(tǒng)中水下數據的實時傳輸提供了一種思路，同時由于LVDS信號的優(yōu)點，有效地提高了系統(tǒng)的可靠性和穩(wěn)定性。

1 系統(tǒng)結構
    海洋拖纜勘探系統(tǒng)的結構框圖如圖1所示。

    該系統(tǒng)由干端系統(tǒng)和濕端系統(tǒng)組成。干端系統(tǒng)一般置于岸上或拖船上，由上位機及PCI采集板組成。
   上位機通過PCI采集板進行命令的發(fā)送及水聲數據的接收、處理、存儲和顯示。濕端系統(tǒng)位于水下工作區(qū)，包括采集系統(tǒng)和傳輸系統(tǒng)。其中采集系統(tǒng)由水聽器（傳感器）和采集板組成，傳感器采用壓電傳感器或光纖傳感器，用于將水下的地震信號轉變成電信號或光信號；采集板由前置放大電路、A/D轉換電路、濾波器、FPGA及RS485接口電路組成，主要用于將水聽器上傳的電信號或光信號進行放大濾波后轉換成數字信號上傳到傳輸板上。傳輸系統(tǒng)由傳輸板和濕端接口模塊組成，傳輸板由LVDS收發(fā)電路、預加重和均衡電路及FPGA、RS485接口電路組成，主要用于接收本地采集板上傳的數據并將其打包成幀，同時完成數據在級聯傳輸板間的有序上傳。濕端接口模塊主要用于收集由傳輸板上傳的數據并通過光電轉換模塊將其轉換成光信號經光發(fā)送電路上傳至PCI采集板，同時接收PCI采集板下傳的命令并將其轉換為電信號通過RS485總線下傳到傳輸板。另外濕端接口模塊還用于同步基準信號的產生，同步信號用于系統(tǒng)的同步采集和同步傳輸，這對系統(tǒng)的穩(wěn)定性和可靠性有至關重要的作用[2]。

2 傳輸系統(tǒng)硬件設計
2.1 傳輸系統(tǒng)設計指標
    傳輸系統(tǒng)部分設計指標如下：整個傳輸系統(tǒng)級聯30個傳輸板，傳輸板間距100 m。每個傳輸板下設一個采集板,采集板收集本區(qū)域內的16路水聽器數據,采樣率4 kHz、采樣精度24 bit。
2.2 傳輸系統(tǒng)硬件電路設計
    傳輸板硬件框圖如圖2所示（由于濕端接口模塊除了同步基準、光電轉換模塊和采集板接口之外別的部分與傳輸板一致，故在此不再贅述）。

    傳輸板的功能有：(1)命令解析及下傳，接收上位機的命令對其進行解析后下傳至采集板，同時發(fā)送至后續(xù)傳輸板；(2)同步下傳，接收同步信號用于數據的可靠傳輸，并下傳至采集板；(3)數據接收及處理，接收本地采集板的數據并打包成幀；(4)完成數據流水線。
　本系統(tǒng)中由于命令、同步信號的速率較低(命令1 MHz、同步4 kHz)、數據量小，故采用RS485傳輸。而數據由于其數據率高(根據上文所提的指標：30×16×24×4 K=46.08 Mb/s,考慮編碼及傳輸必要冗余，速率按192 Mb/s計算），故采用預加重和均衡的LVDS傳輸。另外由于雙絞線所具有的尺寸小、柔韌性好、抗干擾能力強、價格低廉等特點，故本系統(tǒng)中數據、命令、同步均采用六類雙絞線來傳輸。
2.3 LVDS傳輸的實現
　低壓差分信號(LVDS)是一種小振幅差分信號技術，使用幅度非常小的信號(約350 mV)通過一對差分線對或平衡電纜來傳輸數據。LVDS信號功耗小、抗干擾能力強、傳輸速率高、噪聲性能好，但其直傳距離短，用于長距離傳輸需要解決傳輸距離問題[5]。
　長距離高速電傳最大的問題在于電信號在傳輸介質上的衰減[3]。傳輸距離越長衰減越大，另外信號的不同頻率成分衰減程度也不一樣，高頻衰減大、低頻衰減小。本系統(tǒng)采用預加重和均衡電路來拓展LVDS信號的傳輸距離。預加重技術是在信號發(fā)送端通過預先抬高輸出信號頻譜中的高頻分量來補償傳輸通道的低通濾波效應的技術。而均衡技術則是在接收端進行濾波處理來修正接收端被衰減的波形的技術，均衡器對低頻衰減大、高頻衰減小。具體實現電路如圖3所示。

    并行數據先通過串行器MAX9205并串轉換成LVDS信號后接入預加重器CLC006，信號經預加重后傳送到六類雙絞線上傳送，經100 m雙絞線傳輸后接入到均衡器CLC014，經過均衡的信號再接入到并行器MAX9206進行串并轉換成并行數據后接入FPGA處理。其中預加重前、預加重后、均衡前、均衡后的信號波形如圖4所示。

3 傳輸系統(tǒng)軟件設計
3.1 FPGA邏輯控制流程
    傳輸板的協議和控制全部由FPGA硬件邏輯實現，傳輸板FPGA邏輯結構如圖5所示。

3.2 命令的解析及下傳
    命令通道完成命令的解析及下傳，采用自定義串行協議，每個命令幀包括兩個字節(jié)，第一個字節(jié)傳送命令類型，第二個字節(jié)傳送命令參數。每個字節(jié)為9 bit，最高位為標示符。
    命令傳輸采用帶中繼的總線模式,這種方式的優(yōu)點是信號延遲小、傳輸距離遠。命令通過RS485總線方式傳輸，故傳輸板接收到命令后要先經過一個串并轉換模塊；之后通過一個命令延遲模塊來實現采集板接收命令的同步；最后送入到命令解析模塊進行命令的解析，解析完的本地命令直接作用于本級傳輸板，而采集板的命令經并串轉換后經RS485接口下傳采集板。
3.3 數據的成幀及上傳
      數據通道完成本地數據的成幀及數據的上傳。每幀數據包括80 B，其中前14 B用來表示幀頭、包號、幀號、時間戳等；中間64 B用來表示水聽器的數據，最后2 B為校驗位。
      數據分為本地數據和級聯數據，本地數據指本級采集板上傳的數據，級聯數據指后級傳輸板上傳的數據。本地數據由采集板的四路RS485接口上傳，經異步接收模塊接收后存入FIFO；當同步信號上升沿到來時，本地數據成幀模塊將幀頭信息、四路FIFO中的數據以及校驗位存入本地FIFO中構成本地數據。而由后級傳輸板上傳的數據經數據接收模塊和8 B/10 B解碼模塊處理后存入本地FIFO中構成級聯數據。本地數據和級聯數據由流水線控制模塊[4]通過對兩個FIFO輪流進行讀操作，形成一種“乒乓結構”，將系統(tǒng)所有的數據逐級上傳到上位機。
    圖6為使用Quartus II中的Signal Tap工具查看到的傳輸板內部信號的實測波形。從上到下依次為本地采集板異步接收波形、本地數據上傳波形、級聯數據上傳波形、傳輸板接收與發(fā)送波形。

3.4 動態(tài)設置傳輸板包號
    系統(tǒng)成纜后各數字包要有邏輯“包號”，為了方便成纜，所有數字包要能隨意裝配，而不必按固定順序裝配，這就要求系統(tǒng)能動態(tài)分配邏輯“包號”。動態(tài)分配時使用數據總線，采用一個點名命令，當數字包接收到此命令后，會發(fā)送一個點名幀，“點名幀”中包含自身包號，起始“包號”為0，當數字包接收到“點名幀”后把“包號”加1后發(fā)送至下一數字包，依此類推，每一數字包發(fā)送的最后一個“點名幀”的“包號”就為此數字包的邏輯ID。
3.5 LVDS傳輸數據可靠性軟件設計
    并行器MAX9206在接收數據時可以從數據中提取出時鐘，如果提取時鐘失敗，則稱為失鎖。失鎖后并行器不輸出有效數據，這嚴重影響系統(tǒng)的可靠性，所以要盡量避免并行器的失鎖，在出現失鎖后要盡快地再次鎖定時鐘。
    在系統(tǒng)上電后，由FPGA控制將串行器MAX9205的SYN置高42個時鐘周期以上，此時MAX9206鎖定發(fā)送端時鐘。MAX9205的SYN置高時忽略輸入端數據，輸出同步序列“0000011111”，接收端在收到同步序列后更容易從中提取出時鐘。
    為提高系統(tǒng)的穩(wěn)定性，使意外失鎖后能夠迅速地再次鎖定時鐘，系統(tǒng)采用在發(fā)送數據的空閑時刻發(fā)送同步序列的方法。這種方法雖然引入冗余，使有效數據率下降，但在數據率高達192 Mb/s的情況下，完全能夠滿足系統(tǒng)要求。
    本系統(tǒng)采用基于預加重與均衡的LVDS信號來實現長距離高速率數據的可靠傳輸。目前，該系統(tǒng)已完成硬件設計和軟件設計并進行了測試,經測試系統(tǒng)工作正常，達到了項目對系統(tǒng)穩(wěn)定性和可靠性的要求。待進一步的湖試、海試測試完善后，可用于海底地質構造、海底石油勘探、海洋魚群密度等需要高速數據傳輸的海洋工程勘探系統(tǒng)。
參考文獻
[1] 吳康.聲吶拖曳陣纜采集傳輸技術研究[D].天津：天津大學,2010.
[2] 裴彥良,趙月霞.近海高分辨率多道地震拖纜系統(tǒng)及其在海洋工程中的應用[J].地球物理學進展，2010,25(1):331-336.
[3] 張可立．深水淺層高分辨率拖纜采集數傳系統(tǒng)研究與設計[D].安徽:中國科學技術大學，2009.
[4] 曾翔，宋克柱.基于光纖的多級數據采集傳輸系統(tǒng)設計[J].光纖與電纜及其應用技術，2005(6)：29-31.
[5] DECLUE L W. Low voltage differential signaling driver with pre-emphasis circuit[P].U.S.:US6281715B1.2001-8-28.