摘  要： 針對(duì)IEEE802.11a幀結(jié)構(gòu)提出了具體的同步算法，包括幀同步、載波同步和符號(hào)同步，并闡述了各個(gè)模塊的FPGA實(shí)現(xiàn)方法。仿真實(shí)驗(yàn)結(jié)果表明，該方法不僅具有更好的同步性能，而且復(fù)雜度低、易于實(shí)現(xiàn)。
關(guān)鍵詞： 正交頻分復(fù)用；同步；頻率偏移；FPGA

　正交頻分復(fù)用技術(shù)OFDM（Orthogonal Frequency Division Multiplxing）是一種特殊的多載波傳輸方式，具有抗多徑能力強(qiáng)、頻譜利用率高、適合高速數(shù)據(jù)傳輸?shù)葍?yōu)點(diǎn)，因此已被廣泛地應(yīng)用于最新的無線通信系統(tǒng)中[1]。IEEE802.11a的無線局域網(wǎng)標(biāo)準(zhǔn)中也將OFDM調(diào)制技術(shù)確定為其物理層標(biāo)準(zhǔn)。然而，OFDM對(duì)同步錯(cuò)誤非常敏感，尤其對(duì)載波頻率偏移和相位噪聲非常敏感，因此需要在時(shí)間和頻率上進(jìn)行同步，以使系統(tǒng)克服多普勒效應(yīng)，從而獲得良好的性能[2]。
　本文的同步算法是基于IEEE802.11a的長訓(xùn)練序列和短訓(xùn)練序列，并通過FPGA來實(shí)現(xiàn)的。短訓(xùn)練序列的主要作用是進(jìn)行信號(hào)檢測、符號(hào)定時(shí)和粗頻率偏差估計(jì)，它由l0個(gè)重復(fù)的短訓(xùn)練符號(hào)組成；長訓(xùn)練序列主要是通過滑動(dòng)相關(guān)來獲得精確的頻率偏差估計(jì)和信道估計(jì)，由兩個(gè)重復(fù)的長訓(xùn)練符號(hào)組成[3]。
1 OFDM系統(tǒng)模型[4]
　OFDM系統(tǒng)框圖如圖1所示。
　一個(gè)OFDM系統(tǒng)的基帶信號(hào)可以表示為：


3 硬件實(shí)現(xiàn)
3.1 幀同步實(shí)現(xiàn)
　幀同步的RTL如圖2所示。幀同步模塊主要由數(shù)據(jù)緩存、主控制、延遲相關(guān)能量計(jì)算、相關(guān)窗口能量計(jì)算和幀搜索5部分組成。

　數(shù)據(jù)緩存模塊主要是通過移位寄存器實(shí)現(xiàn)，可調(diào)用Xilinx公司的RAM-based Shift Register IP Core。延時(shí)相關(guān)能量計(jì)算模塊負(fù)責(zé)計(jì)算，硬件實(shí)現(xiàn)上經(jīng)過延遲相關(guān)計(jì)算、相關(guān)累加計(jì)算和幅值簡化計(jì)算。相關(guān)窗口能量計(jì)算模塊負(fù)責(zé)計(jì)算，硬件實(shí)現(xiàn)上與延時(shí)相關(guān)模塊類似。幀搜索模塊主要完成數(shù)據(jù)分組起始位置的近似估計(jì)。
3.2 載波同步實(shí)現(xiàn)
?。?）粗頻偏估計(jì)以及補(bǔ)償
　在計(jì)算式（9）時(shí)，取N=4，即首先利用5個(gè)重復(fù)短訓(xùn)練符號(hào)進(jìn)行延時(shí)相關(guān)計(jì)算，然后進(jìn)行累加求和，接著將此結(jié)果送入角度估計(jì)模塊得到4組角度偏差估計(jì)，最后求取4次角度偏差的平均值，從而得到較準(zhǔn)確的角度偏差值。
　載波頻率同步模塊的RTL如圖3所示。整個(gè)模塊分為數(shù)據(jù)分流、數(shù)據(jù)緩存、載波粗頻偏估計(jì)、載波粗頻偏補(bǔ)償和數(shù)據(jù)聯(lián)合輸出。
　相角估計(jì)采用CORDIC IP核，將其配置成arctan模式，即輸入復(fù)數(shù)信號(hào)，輸出其相位值。頻偏補(bǔ)償因子可由配置成sin&cos模式的CORDIC IP核完成。
?。?）細(xì)頻偏估計(jì)以及補(bǔ)償
　此模塊與粗頻偏估計(jì)以及補(bǔ)償模塊類似。
3.3 符號(hào)同步的實(shí)現(xiàn)
　符號(hào)同步的RTL如圖4所示。符號(hào)同步可以分為量化、匹配濾波和符號(hào)輸出3部分。
量化是為了簡化硬件實(shí)現(xiàn)，由于負(fù)數(shù)乘法需要占用很多的器件資源，因此將接收到的信號(hào)量化為{1，-1}，即大于0的量化為1，小于0的量化為-1。匹配濾波模塊主要負(fù)責(zé)尋找各個(gè)短訓(xùn)練符號(hào)的結(jié)束點(diǎn)。

4 仿真實(shí)驗(yàn)與性能分析

　本文對(duì)各模塊的設(shè)計(jì)均采用Verilog HDL語言，并在Xilinx公司的集成設(shè)計(jì)環(huán)境 ISE中完成各模塊的RTL設(shè)計(jì)，選擇Virtex5系列的XC5VFX70T FPGA作為目標(biāo)器件。用 ModelSim SE 6．0d完成功能仿真以及后續(xù)的時(shí)序仿真，然后采用ISE中的XST完成綜合過程。同步仿真結(jié)果如圖5所示。第1、第2行分別為時(shí)鐘信號(hào)和復(fù)位信號(hào)，第3、4行為信號(hào)的輸入，第5行為分組檢測同步，第6行為短訓(xùn)練序列的粗頻偏估計(jì)值，第7行為當(dāng)peak_counter=9時(shí)判斷為段訓(xùn)練符號(hào)的結(jié)束點(diǎn)，第8行為高電平時(shí)表示輸出一個(gè)符號(hào)的有效時(shí)間，第9行為長訓(xùn)練序列的細(xì)頻偏估計(jì)值，最后兩行表示數(shù)據(jù)的輸出。設(shè)計(jì)中采樣頻率為80 MHz，相位累加位寬為24 bit，則估計(jì)的載波頻偏為：
　

　與輸入的325 kHz基本相符，剩余頻偏產(chǎn)生的相位偏移可在頻域中用導(dǎo)頻來糾正。
本文提出了一種比較完整的針對(duì)IEEE802.11a的同步算法，并詳細(xì)闡述了各模塊的具體FPGA實(shí)現(xiàn)方法，不僅提高了同步的精度，而且在實(shí)現(xiàn)時(shí)考慮到了資源的節(jié)省并對(duì)算法進(jìn)行了一些簡化，滿足了突發(fā)OFDM系統(tǒng)中基帶處理的要求。
參考文獻(xiàn)
[1] Xie Yongjun， Hu Xiaoyi， Xiao Jing， et al. Implementation of timing synchronization for OFDM underwater communication system on FPGA[C]. ICASID，2009：568-570.
[2] GARCIA J， CUMPLIDO R. On the design of an FPGA based OFDM modulator for IEEE 802.11a[C]. ICEEE and CIE， 2005：114-117.
[3] 陳霞，章堅(jiān)武.基于IEEE802.11a OFDM同步算法的FPGA實(shí)現(xiàn)[J].無線電工程，2007，37（7）：55-57.
[4] 汪裕民.OFDM關(guān)鍵技術(shù)與應(yīng)用[M].北京：機(jī)械工業(yè)出版社，2006.
[5] SCHMIDL T M， COX D C. Robust frequency and timing synchronization for OFDM[J]. IEEE Transanctions on Communications，1997，45（12）：1613-1621.