引言
在嵌入式系統(tǒng)開發(fā)過程中，上位機通過調(diào)試器完成對目標(biāo)機軟件的開發(fā)、下載、調(diào)試。早期的調(diào)試器與上位機之間通過串口或并口通信，存在速度慢、通用性差等缺陷。相比之下，USB接口優(yōu)勢明顯，具備速度快、易插拔、支持多個調(diào)試器同時工作等優(yōu)勢。但目前的USB接口調(diào)試器一般采用USB芯片和可編程器件結(jié)合的實現(xiàn)方式，成本和復(fù)雜度較高。
M8051是Mentor公司的嵌入式8051處理器，憑借良好的性能和功耗控制，占據(jù)了大量的SoC(System on a Chip)市場。該處理器集成了OCI(On-Chip Instrumentation，片上調(diào)試單元)來完成程序的調(diào)試。FS2公司設(shè)計的System Navigator是一款針對M8051的調(diào)試器，但該產(chǎn)品價格過于昂貴。本文通過研究M8051的調(diào)試結(jié)構(gòu)，設(shè)計一款基于SOPC(System on a Programmable Chip)的M8051調(diào)試器，實現(xiàn)對M8051核心的高效、低成本的開發(fā)。

1 M8051片上調(diào)試技術(shù)的研究
1．1 典型的OCD調(diào)試系統(tǒng)
目前，嵌入式調(diào)試領(lǐng)域的趨勢是在MCU上集成一個專門用于調(diào)試的功能模塊，并且提供一個專用接口開放給用戶。用戶通過該調(diào)試控制模塊來實現(xiàn)停止／繼續(xù)CPU的運行，并訪問目標(biāo)機上的各種資源，這就是OCD(On-Chip Debug，片上調(diào)試)技術(shù)。同時，JTAG作為應(yīng)用最廣泛的系統(tǒng)級測試技術(shù)，控制邏輯簡單、實現(xiàn)方便，常作為片上調(diào)試模塊的測試接口。
一個完整的OCD調(diào)試系統(tǒng)通常包括調(diào)試主機、調(diào)試協(xié)議轉(zhuǎn)換器(或調(diào)試器)、目標(biāo)機三個部分。調(diào)試主機運行調(diào)試軟件，并通過調(diào)試器與目標(biāo)機相連；調(diào)試器將主機發(fā)出的調(diào)試命令和數(shù)據(jù)轉(zhuǎn)換為基于目標(biāo)機OCD模塊和JTAG接口的調(diào)試數(shù)據(jù)；目標(biāo)機的OCD模塊接收到調(diào)試器發(fā)來的JTA G數(shù)據(jù)，完成對CPU的邏輯控制。典型的OCD調(diào)試系統(tǒng)如圖1所示。

1．2 M8051的片上調(diào)試結(jié)構(gòu)
M8051核心的調(diào)試功能由其片上的OCI模塊完成。OCI模塊通過JTAG口與外部通信，其實現(xiàn)完全符合IEEE-1149．1。具體來說，TAP控制器接收一系列的JTAG邊界掃描鏈讀寫時序，完成對掃描鏈上的IR和DR的讀寫。OCI模塊內(nèi)部的Tracc模塊、Trigger模塊和Dcbug模塊根據(jù)IR和DR的內(nèi)容，產(chǎn)生相應(yīng)的控制信號給處理器，達到控制M8051處理器的運行或者讀取處理器信息的目的。以上就是OCI模塊的基本調(diào)試原理。M805 1OCI模塊的體系結(jié)構(gòu)如圖2所示。

2 基于SOPC的M8051調(diào)試器的設(shè)計
2．1 調(diào)試系統(tǒng)的總體設(shè)計
在研究了OCD測試技術(shù)和M8051片上調(diào)試結(jié)構(gòu)OCI的基礎(chǔ)上，本文提出了M8051調(diào)試系統(tǒng)的總體設(shè)計方案。該方案通過USB接口與上位機通信，調(diào)試器主體由一個FPGA芯片實現(xiàn)。其總體結(jié)構(gòu)圖如圖3所示。

上位機運行調(diào)試軟件，將編譯器的各種調(diào)試操作，通過調(diào)試接口函數(shù)轉(zhuǎn)化為各種調(diào)試協(xié)議數(shù)據(jù)；再將這些調(diào)試協(xié)議數(shù)據(jù)通過底層通信模塊發(fā)送給M8051調(diào)試器。本設(shè)計的底層通信接口是USB接口。編譯器選擇應(yīng)用最為廣泛的且具備開放調(diào)試接口函數(shù)AGDI的Keil C51編譯器。
M8051調(diào)試器本身主要由USB控制器模塊、8051處理器和JTAG控制器模塊組成。USH控制器在8051處理器的控制下接收來自上位機的調(diào)試協(xié)議數(shù)據(jù)；JTAG控制器模塊負責(zé)將這些調(diào)試協(xié)議數(shù)據(jù)轉(zhuǎn)化為基于OCI結(jié)構(gòu)的底層調(diào)試命令集，并以JTAG邊界掃描鏈讀寫時序發(fā)送出來。
M8051目標(biāo)機通過OCI模塊的JTAG接口，接收M8051調(diào)試器發(fā)送的底層調(diào)試命令，完成對M8051目標(biāo)機的調(diào)試，并將返回值通過JTAG接口送回M8051調(diào)試器。
2．2 調(diào)試器的硬件設(shè)計
目前，市場上流行的基于USB接口的調(diào)試器，硬件一般以一個USB2．0控制芯片為核心，完成數(shù)據(jù)通信和調(diào)試協(xié)議數(shù)據(jù)解析，同時配置一個可編程器件實現(xiàn)JTAG邊界掃描鏈讀寫時序。本文出于成本和系統(tǒng)復(fù)雜度的考慮，并結(jié)合FPGA的優(yōu)勢，創(chuàng)新地使用單獨的FPGA芯片實現(xiàn)調(diào)試器的全部功能，簡化電路板和系統(tǒng)設(shè)計，降低系統(tǒng)成本。硬件結(jié)構(gòu)如圖4所示。

調(diào)試器的主要硬件包括：Xilinx公司高性價比的Spartan-6 FPGA，F(xiàn)lash配置芯片XCF04S，緩沖器芯片74LCX245作為JTAG接口的電氣隔離及電源轉(zhuǎn)換芯片。USB控制器、8051處理器、片內(nèi)SRAM和JTAG控制器等功能模塊均以IP核的彤式在FPGA上實現(xiàn)。USB控制器采用Mentor公司的MUSB全速(12 Mhps)控制器IP核，8051處理器采用Mcntor公司的M8051EW IP核。系統(tǒng)上電后，配置芯片自動完成對FPGA的配置，保證系統(tǒng)的非易失性。
JTAG控制器模塊是本系統(tǒng)硬件部分的核心模塊。本文中JTAG控制器是基于M8051的OCI模塊實現(xiàn)的，主要任務(wù)接收調(diào)試固件發(fā)送過來的調(diào)試協(xié)議數(shù)據(jù)，轉(zhuǎn)化為OCI模塊可識別的底層調(diào)試命令集，具體說就是一系列對于OCI模塊的IR和DR的讀寫操作；再使用JTAG邊界掃描鏈讀寫時序?qū)⑦@些底層命令發(fā)送給目標(biāo)機。所以JTAG控制器模塊分為兩個部分：調(diào)試命令解析模塊和JTAG邊界掃描時序生成模塊。JTAG控制器的結(jié)構(gòu)如圖5所示。

以系統(tǒng)運行控制操作中的Halt8051操作為例，由OCI的結(jié)構(gòu)可知，該操作由向OCI模塊的IR中寫入0x69來實現(xiàn)。在上位機中該操作的調(diào)試協(xié)議數(shù)據(jù)為0x0069。
調(diào)試器固件在接收到來自上位機的調(diào)試協(xié)議數(shù)據(jù)后，將0x00和0x69分別寫入調(diào)試命令解析模塊的命令寄存器和數(shù)據(jù)寄存器。調(diào)試命令解析模塊將該調(diào)試協(xié)議數(shù)據(jù)解析為向OCI的IR中寫入0x69，即JTAG_CMD=IR，JTAG_Din=0x69；再由JTAG邊界掃描時序生成模塊產(chǎn)牛向IR寫入0x69的JTAG時序。
   與傳統(tǒng)的軟件方法相比，由FPGA硬件實現(xiàn)調(diào)試命令解析和JTAG邊界掃描時序牛成，不但減輕了調(diào)試器上的8051處理器的負擔(dān)，而且有效提高了JTAG調(diào)試速度。
2．3 調(diào)試系統(tǒng)的軟件設(shè)計
本文中的軟件設(shè)計分為兩部分：PC端調(diào)試軟件和調(diào)試器固件。兩部分通過USB接口進行交互。具體的軟件構(gòu)架如圖6所示。

2．3．1 PC端軟件設(shè)計
PC端調(diào)試軟件由Keil C51編譯器、AGDI調(diào)試接口函數(shù)和USB驅(qū)動程序三部分組成。通用的AGDI調(diào)試接口函數(shù)是獨立于處理器體系結(jié)構(gòu)的函數(shù)集，它將上層調(diào)試操作分別轉(zhuǎn)化為獨立于處理器的調(diào)試命令。一般來說，AGDI捌試接口函數(shù)實現(xiàn)的調(diào)試操作有以下兒類：系統(tǒng)運行控制、寄存器讀寫、存儲器讀寫操作以及斷點操作。
AGDI調(diào)試接口函數(shù)設(shè)計是PC端軟件設(shè)計的重點。主要工作是在通用AGDI接口函數(shù)的基礎(chǔ)上，實現(xiàn)針對M8051處理器的調(diào)試接口，將來自編譯器的調(diào)試操作轉(zhuǎn)換為針對M8051的調(diào)試協(xié)議數(shù)據(jù)。本文中調(diào)試協(xié)議數(shù)據(jù)采用調(diào)試命令加上調(diào)試數(shù)據(jù)的形式。以系統(tǒng)運行控制操作中的Halt80 51操作為例：AGDI調(diào)試接口函數(shù)將Halt8051操作轉(zhuǎn)化為基于M8051處理器的調(diào)試協(xié)議數(shù)據(jù)0x0069，即調(diào)試命令0x00和調(diào)試數(shù)據(jù)0x69。最后由USB驅(qū)動層將調(diào)試協(xié)議數(shù)據(jù)0x0069打包發(fā)送給調(diào)試器。
2．3．2 調(diào)試器固件設(shè)計
調(diào)試器固件的功能分成兩個方面：一方面是下行數(shù)據(jù)發(fā)送，在完成USB設(shè)備的枚舉過程后，接收USB接口的調(diào)試協(xié)議數(shù)據(jù)，解析得到的調(diào)試命令和調(diào)試數(shù)據(jù)，再將調(diào)試命令和調(diào)試數(shù)據(jù)分別寫入JTAG控制器模塊的命令寄存器和數(shù)據(jù)寄存器；另一方面監(jiān)控目標(biāo)機的返回信息，并將返回信息通過USB接口發(fā)送給調(diào)試主機。
本文中的軟件部分主要負責(zé)調(diào)試協(xié)議數(shù)據(jù)的生成和傳送，具體的調(diào)試命令解析和JTAG邊界掃描時序的產(chǎn)生，全部由硬件實現(xiàn)，保證了調(diào)試效率的最大化。

3 M8051調(diào)試系統(tǒng)的測試
3．1 測試環(huán)境
測試環(huán)境包括軟件環(huán)境和硬件環(huán)境。軟件環(huán)境包括Kell C51編譯器和Xilinx ISE Design Suite；硬件環(huán)境包括PC機、本文開發(fā)的調(diào)試器電路板和基于M8051處理器的目標(biāo)板。測試環(huán)境如圖7所示。

3．2 調(diào)試系統(tǒng)的功能測試
功能測試的項目主要包括：涮試開始／停止、單步運行、斷點、讀寫寄存器、瀆寫存儲器等。經(jīng)測試，以上調(diào)試操作穩(wěn)定可靠。以斷點操作為例，斷點操作是軟件調(diào)試過程中最重要的手段之一，本文斷點功能經(jīng)測試完全可靠。測試結(jié)果如圖8所示。CPU從PC指針為零處開始執(zhí)行，到達斷點地址0x0006處停止執(zhí)行，并將處理器的最新狀態(tài)更新到用戶界面上。

3．3 調(diào)試器的主要參數(shù)
本調(diào)試器采用USB2．0全速(12 Mbps)接口，調(diào)試器內(nèi)部M8051處理器主頻為48 MHz，JTAG協(xié)議數(shù)據(jù)收發(fā)速度達到8 Mbps。采用Spartan-6 xc6slx16 FPGA芯片實現(xiàn)，F(xiàn)PGA資源使用情況如下：可配置邏輯單元Slice1439個，占該資源總數(shù)的63％；嵌入式存儲模塊BLOCKRAM 144 KB，占該資源總數(shù)的14％；I／O接口數(shù)24個，占該資源總數(shù)的13％；時鐘管理模塊DCM 1個，占該資源總數(shù)的25％。

結(jié)語
本文給出的基于USB接口、以單一FPGA芯片實現(xiàn)的M8051嵌入式淵試器系統(tǒng)，不僅突破了傳統(tǒng)調(diào)試器的速度瓶頸，而且大大簡化了系統(tǒng)的復(fù)雜度。經(jīng)測試，本調(diào)試器系統(tǒng)能夠高效地完成M8051處理器的軟件開發(fā)，是一種易于被開發(fā)者接受的高性價比、實用的調(diào)試器方案。