《電子技術應用》
您所在的位置：首頁 > 可編程邏輯 > 設計應用 > 基于ARM和FPGA的高擴展性超聲檢測模塊設計與實現(xiàn)
基于ARM和FPGA的高擴展性超聲檢測模塊設計與實現(xiàn)
來源：電子技術應用2012年第10期
孫鑫明1，苗長云1，白 華1，楊彥利1，劉 陽2
1.天津工業(yè)大學，天津300387； 2.天津市中環(huán)系統(tǒng)工程有限責任公司，天津300040
摘要： 介紹了一種以ARM和FPGA聯(lián)合作為中央控制處理單元的4路超聲探傷模塊。給出了其整體結(jié)構方案，闡述了以4路超聲模擬信號為一組的多路超聲探傷模塊硬件擴展的設計思路和實現(xiàn)方案，討論了FPGA對高速LVDS數(shù)據(jù)的采集、處理、時序同步功能的實現(xiàn)，ARM與FPGA之間總線接口的實現(xiàn)，ARM嵌入式系統(tǒng)功能以及網(wǎng)絡通信功能的實現(xiàn)。實際應用表明，該功能模塊能達到預期的設計要求，并能方便地實現(xiàn)硬件擴展。
中國分類號： TB553
文獻標識碼： A
文章編號： 0258-7998(2012)10-0026-04
Design and implementation of ultrasonic detection module with high expansibility based on ARM and FPGA
Sun Xinming1，Miao Changyun1，Bai Hua1，Yang Yanli1，Liu Yang2
1.Tianjin Polytechnic University，Tianjin 300387，China； 2.Tianjin Zhonghuan System Engineering Co.，Ltd，Tianjin 300040，China
Abstract： A four channel ultrasonic flaw detection module based on ARM and FPGA is introduced in this paper，giving its whole structure scheme, illustrating hardware design ideas and hardware expansion of multi-channel ultrasonic flaw detection device with the 4 channel ultrasound analog signals as a group. These are discussed including high speed LVDS data collection, signal processing, timing synchronization function in FPGA, bus interface between ARM and FPGA, function in ARM embedded system and the network communication. The practical application shows that the function module can reach the design requirement, and can realize hardware expansion easily.
Key words : ARM+FPGA；embedded system；high speed signals；hardware extension；ultrasound flaw detection

    超聲檢測技術近年來取得了長足的進步，正在向檢測自動化、分析智能化、多通道等方向快速發(fā)展，并在電力、航空航天、石化、軍事、工業(yè)制造、醫(yī)療等領域被廣泛應用[1]。在超聲檢測中，超聲信號采集系統(tǒng)與上位機的數(shù)據(jù)通信主要有兩種方式：PCI總線傳輸方式和以太網(wǎng)方式。目前的應用以PCI傳輸方式為主，該方式簡便高效，但在遠距離傳輸方面受到限制。而運用以太網(wǎng)方式更適用于需要遠距離數(shù)據(jù)傳輸、檢測信息互聯(lián)網(wǎng)共享、在線監(jiān)測的場合[2]。目前國外已開發(fā)出基于以太網(wǎng)傳輸?shù)亩嗤ǖ莱暡杉到y(tǒng)，但價格昂貴，且購置前需要進行特殊定制。而國內(nèi)在這方面尚未發(fā)現(xiàn)有成熟的產(chǎn)品面世。因此，對以太網(wǎng)接口的多路超聲檢測器模塊的研究有著重要的實際意義。

1 基本功能和整體方案
1.1 基本功能
    本系統(tǒng)以小型化和數(shù)字化為研究目標，實現(xiàn)系統(tǒng)模塊化設計。系統(tǒng)設計的基本功能是制作一套4通道超聲檢測模塊，在模塊內(nèi)部每一個通道可獨立工作，包括單路超聲探頭的高壓脈沖激勵、信號的隔離限幅。同時，4個通道的超聲回波信號經(jīng)過帶通濾波、信號放大、A/D轉(zhuǎn)換后以并行的方式同時進入數(shù)據(jù)處理單元。其優(yōu)點是：(1)提高了模塊的集成度，減少了元件數(shù)目，大大減小了模塊的尺寸大小，方便以后的硬件擴展；(2)提高了數(shù)據(jù)吞吐率。把整個系統(tǒng)的最小采集模塊設計成4通道，以便在有大量通道時，系統(tǒng)將可按照4通道為一個單位將所有的通道輪詢一遍，從而使得系統(tǒng)采集超聲回波信號的時間比單路選通的時間縮短4倍，使系統(tǒng)的數(shù)據(jù)吞吐率大大增加。
1.2 整體方案
    系統(tǒng)整體設計框圖如圖1所示，分為三個部分：采集卡前端、采集卡接口、采集卡后端。采集卡前端主要為超聲波信號的發(fā)射與接收電路，該電路的核心包括高壓激勵信號的產(chǎn)生，超聲回波信號的隔離、限幅、緩沖電路以及4通道模擬開關。采集卡前端為硬件可擴展設計，即整個系統(tǒng)搭建完成之后會有多塊采集卡前端板卡連接在采集卡接口部分；采集卡接口部分完成連接采集卡后端與多個采集卡前端的任務；采集卡后端實現(xiàn)超聲回波信號的放大、帶通濾波、A/D轉(zhuǎn)換、數(shù)據(jù)預處理以及數(shù)據(jù)融合并傳輸?shù)墓δ堋?/p>

2 功能設計與實現(xiàn)
2.1 硬件擴展的設計思路及實現(xiàn)方案
    本系統(tǒng)硬件擴展有并聯(lián)和串聯(lián)兩種方式。并聯(lián)式擴展的實現(xiàn)方法是將采集卡前端、采集卡接口、采集卡后端中的模擬信號數(shù)字化部分集成在一起，以并聯(lián)的方式將A/D數(shù)據(jù)接口接入FPGA中。并聯(lián)擴展方式的優(yōu)點：
    (1)各個通道之間相互獨立工作(包括超聲探頭的激勵與超聲回波信號接收)。這一點也可作為超聲波相控陣技術的基礎。
    (2)因為沒有了分時復用，大大增加了系統(tǒng)的數(shù)據(jù)吞吐率，使整個系統(tǒng)的實時性得到了提高。
    同時，并聯(lián)擴展方式的瓶頸和缺點也非常明顯：
    (1)系統(tǒng)的最大通道數(shù)受制于FPGA的邏輯單元數(shù)、可用I/O管腳數(shù)、片內(nèi)存儲器資源。
    (2)系統(tǒng)的功耗、電路板的面積、成本隨著通道數(shù)的增加而成倍地增加。
    而串聯(lián)式擴展是利用一塊采集卡后端與多塊采集卡前端通過采集卡接口達到對超聲回波信號分時復用的目的。
    串聯(lián)擴展方式減少了器件的數(shù)量，提高了系統(tǒng)的集成度。在這種擴展方式下，系統(tǒng)按照4路一組的方式分時輪詢所有通道，在滿足多路超聲波回波信號處理實時性要求情況下，系統(tǒng)的通道數(shù)會受到一定的限制。但本系統(tǒng)還是選擇串聯(lián)式擴展方式搭建整個系統(tǒng)。
2.2 FPGA功能實現(xiàn)
    FPGA是本系統(tǒng)的核心處理器之一，其功能包括LVDS高速數(shù)據(jù)接收、超聲回波信號數(shù)據(jù)存儲、ARM與FPGA之間總線模擬、A/D轉(zhuǎn)換器的控制以及超聲探頭高壓激勵控制信號的產(chǎn)生。
    FPGA內(nèi)部需要協(xié)調(diào)A/D轉(zhuǎn)換器、高壓激勵控制信號以及RAM讀寫時序。以單路為例，其中A/D轉(zhuǎn)換器采樣的時序控制是核心。A/D轉(zhuǎn)換器的控制要與超聲回波信號同步工作，即當ARM給出“采樣開始”信號時，F(xiàn)PGA控制圖中Pulse模塊產(chǎn)生一個持續(xù)1 ?滋s的脈沖驅(qū)動采集卡前端的負高壓窄脈沖產(chǎn)生電路激勵超聲探頭產(chǎn)生超聲波，同時打開A/D采樣功能并與雙口RAM協(xié)同工作將超聲回波信號的數(shù)字量存儲起來。當存儲完畢后再由A/D控制模塊給出一個“采樣結(jié)束”信號，標志此次采樣的完成。對于本系統(tǒng)所完成的4路超聲回波信號處理模塊只需要另外添加3個Ultrasound_Data_Block模塊和一個8 bit寬的數(shù)據(jù)選擇模塊就可方便實現(xiàn)擴展。
    FPGA單路模塊如圖2所示，圖中的Ultrasound_Data_Block模塊負責LVDS高速數(shù)據(jù)接收、超聲回波信號數(shù)據(jù)存儲、ARM與FPGA之間總線的搭建。

    為實現(xiàn)系統(tǒng)的高集成度，本系統(tǒng)所用A/D轉(zhuǎn)換器為LVDS輸出。低壓差分信號（LVDS）是高速、低電壓、低功率、低噪聲通用I/O接口標準[3]，同時LVDS信號數(shù)據(jù)輸出采用雙邊沿采樣，在100 MHz的采樣頻率下，4路LVDS數(shù)據(jù)輸出均高達400 MHz。LVDS串行數(shù)據(jù)需要轉(zhuǎn)換為并行8 bit數(shù)據(jù)以用于存儲和傳輸，在FPGA內(nèi)部完成數(shù)據(jù)串行轉(zhuǎn)并行的工作由圖3中AD_LVDS模塊完成。其中DCO是LVDS時鐘入，F(xiàn)CO是幀同步LVDS輸入，D是數(shù)據(jù)LVDS輸入，Data_8b是8 bit A/D采樣數(shù)據(jù)并行輸出，CLK_Frema_out是并行數(shù)據(jù)的同步時鐘，用于為后級提供時鐘信號。
    超聲回波信號的存儲在本系統(tǒng)中選用雙口RAM來實現(xiàn)。雙口RAM通過Xilinx12.4的Core Generator中的IP核產(chǎn)生，對應于圖3中的Dual_ram。其中雙口RAM的A口(地址線addra、數(shù)據(jù)總線dina、寫使能信號wea、時鐘信號clka)負責將超聲回波信號寫入到雙口RAM中，B口(地址線addrb、數(shù)據(jù)輸出總線doutb、時鐘信號clkb)則負責通過ARM和FPGA之間的總線連接傳輸數(shù)據(jù)。
    ARM與FPGA之間的總線處理模塊如圖3中ARM_bus所示。圖中由ARM提供的信號：arm_hclk(時鐘信號)、arm_nOE(使能信號)、arm_nGCS(片選信號)、arm_add_bus(地址總線)、ram_data(數(shù)據(jù)總線)通過FPGA的高速I/O口與外部的ARM相連實現(xiàn)數(shù)據(jù)的交換，而ram_clk、arm_data_bus、ram_add則連接到雙口RAM的B口。

2.3 ARM功能及網(wǎng)絡接口的實現(xiàn)
    為了通過以太網(wǎng)的方式實現(xiàn)系統(tǒng)控制、數(shù)據(jù)傳輸?shù)墓δ?，本模塊利用ARM嵌入式系統(tǒng)。ARM嵌入式系統(tǒng)很容易提供網(wǎng)絡支持等功能，將每臺儀器通過網(wǎng)口實現(xiàn)網(wǎng)絡互聯(lián)，既可以組成局域網(wǎng)，實現(xiàn)數(shù)據(jù)的多通道采集，也可以連接至互聯(lián)網(wǎng)，實現(xiàn) Internet 遠程控制[4]。
    本系統(tǒng)數(shù)據(jù)存儲在FPGA內(nèi)部例化的RAM上。從ARM的角度，F(xiàn)PGA實際上就是一段連續(xù)的RAM空間，其中地址0x18000000~0x18003FFF存放了第4個通道各自的超聲回波數(shù)據(jù)，每個通道存儲空間大小為4 096 B。ARM中嵌入Linux實時操作系統(tǒng)后，通過編寫Linux底層驅(qū)動程序，解決了ARM對FPGA內(nèi)部總線的驅(qū)動以及數(shù)據(jù)通信的工作。另外，運用Socket網(wǎng)絡編程來處理以太網(wǎng)數(shù)據(jù)通信及控制部分。
    本系統(tǒng)的網(wǎng)絡傳輸協(xié)議采用UDP協(xié)議，其優(yōu)點是[5]：基于無連接的協(xié)議，速度比TCP更快；可以使用廣播的方式進行多地址發(fā)送；傳輸需要占用的網(wǎng)絡帶寬小。
    對于4通道超聲采集模塊而言，每個通道的數(shù)據(jù)采樣深度是4 096 B。由于UDP數(shù)據(jù)報的長度最大為1 500 B，則對于單個通道的采樣數(shù)據(jù)需要進行拆分。本系統(tǒng)中將每個通道的采樣數(shù)據(jù)分成4份，每份含有1 024 B的采樣數(shù)據(jù)。同時在采樣數(shù)據(jù)的末尾加入2 B的數(shù)據(jù)標識，其中第一個字節(jié)標識為“第幾通道”，用來區(qū)分不同通道超聲回波數(shù)據(jù)；第二個字節(jié)標識為“第幾份數(shù)據(jù)”，用來表示此UDP報中的1 024 B數(shù)據(jù)是4 096個采樣深度的第幾份。

 

 


    由上述數(shù)據(jù)，可得本系統(tǒng)對缺陷位置的測量誤差在5%以內(nèi)，對試塊厚度的測量誤差在1%以內(nèi)。系統(tǒng)有較高的準確性，達到了預期的設計目標。
    本系統(tǒng)設計了4路超聲最小單元采集卡，同時提出了兩種用于硬件擴展的方式，并給出了FPGA和ARM功能的具體設計與實現(xiàn)。實驗表明，整個系統(tǒng)工作穩(wěn)定且回波信號接收質(zhì)量良好，達到了預期目標。
參考文獻
[1] 陶有恒.數(shù)字化超聲波探傷儀控制系統(tǒng)的設計與實現(xiàn)[D]. 重慶：重慶大學，2009.
[2] 鄧軍.基于嵌入式系統(tǒng)超聲波探傷的研究[D].北京：北京交通大學，2008.
[3] 徐孟祥，張爾楊.LVDS與高速PCB設計[J].電子工程師，2005，31(5)：38-40.
[4] 常青龍.基于ARM平臺的超聲波自動探傷硬件系統(tǒng)的研制[D].南京：南京航空航天大學，2008.
[5] 謝希仁.計算機網(wǎng)絡（第五版）[M].北京：電子工業(yè)出版社，2008.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉(zhuǎn)載。