摘  要： 基于CSMC 0.18 μm工藝，介紹了一種應(yīng)用于LED驅(qū)動(dòng)芯片內(nèi)部的PWM振蕩器電路。采用雙低壓線性穩(wěn)壓器（LDO）結(jié)構(gòu)，針對(duì)傳統(tǒng)PWM振蕩器高頻振蕩時(shí)因內(nèi)部時(shí)延造成輸出占空比偏差嚴(yán)重的問題，通過電流雙向補(bǔ)償技術(shù)，在保持電路振蕩頻率不變的情況下，消除了內(nèi)部時(shí)延對(duì)輸出占空比的影響；利用高PSRR帶隙基準(zhǔn)為電路提供基準(zhǔn)電壓，抑制電源噪聲。仿真結(jié)果表明，該振蕩器輸出頻率為200 Hz~20 MHz，在固定頻率下占空比可從10%~90%連續(xù)變化，電源電壓抑制比為110 dB。
關(guān)鍵詞： 占空比；振蕩器；LDO；基準(zhǔn)電流

　脈沖寬度調(diào)制PWM（Pulse Width Modulation）技術(shù)以其簡(jiǎn)單、靈活的優(yōu)點(diǎn)，在電力電子方面得到了廣泛應(yīng)用。通過PWM控制LED驅(qū)動(dòng)芯片輸出電流調(diào)節(jié)LED亮度是LED驅(qū)動(dòng)芯片的一項(xiàng)基本功能，因此，設(shè)計(jì)出高性能PWM振蕩器電路對(duì)于未來LED照明的發(fā)展具有重要意義[1]。為了避免振蕩器高頻振蕩時(shí)，因內(nèi)部時(shí)延造成PWM輸出占空比不準(zhǔn)而影響PWM調(diào)光精度的情況，需要對(duì)PWM振蕩器作進(jìn)一步優(yōu)化。其次，穩(wěn)定的基準(zhǔn)電壓是PWM振蕩器準(zhǔn)確輸出的前提，基準(zhǔn)電壓的穩(wěn)定性在很大程度上取決于基準(zhǔn)電源對(duì)電源噪聲的抑制能力，即電源抑制比PSRR（Power Supply Rejection Ratio），提高基準(zhǔn)電源的PSRR特性需要高的PSRR電路，尤其是需要優(yōu)化其低頻段的PSRR特性[2]。本文討論了一種帶電流補(bǔ)償技術(shù)的低電源噪聲PWM振蕩器拓?fù)浣Y(jié)構(gòu)，并分析了其工作原理。
1 電路拓?fù)浣Y(jié)構(gòu)及其工作原理
　 電路的整體拓?fù)浣Y(jié)構(gòu)如圖1所示，由Bandgap、雙LDO恒流源和比較器反饋輸出電路三部分組成。

    為了使基準(zhǔn)源具有比較高的PSRR，Bandgap電路采用帶負(fù)反饋的兩級(jí)輸出結(jié)構(gòu)，且Rb1=Rb2，三極管Q2的個(gè)數(shù)是Q1的整數(shù)倍。假設(shè)Q1、Q2發(fā)射極面積比為N：1，Q1、Q2在不同電流密度下的基極-發(fā)射極電壓差為ΔVb，OP3的放大倍數(shù)為A，則可得出Bandgap輸出電壓為：

    從比較器反饋輸出電路中可以看出，振蕩器的工作頻率為電容的充放電頻率。差分比較器通過輸出信號(hào)來控制電容C0的充放電，并將反饋回來的電壓V1或V2（V1>V2）與電容上的電壓進(jìn)行比較，從而使其振蕩。為了提高LDO反應(yīng)速率，OP1、OP2需采用甲乙類輸出結(jié)構(gòu)[5]。具體工作過程為：M9和M10作為開關(guān)管，控制電容C0的充放電時(shí)間。當(dāng)M10打開，M7關(guān)斷時(shí)，電容充電，一段時(shí)間后，當(dāng)電容電壓超過門限電壓V1時(shí)，比較器會(huì)控制M11或M12來“翻轉(zhuǎn)”電流，使之帶有相反極性；同理，當(dāng)M10關(guān)斷，M7打開時(shí)，電容放電，當(dāng)電容電壓低于門限電壓V2時(shí)，比較器“翻轉(zhuǎn)”，電容開始充電。輸出倒向器INV2很“強(qiáng)”，能提供很強(qiáng)的輸出驅(qū)動(dòng)，同時(shí)，INV1很“弱”，以保持上一狀態(tài)[6]。
    振蕩器在振蕩頻率較低時(shí)，由于電路時(shí)延比較小，對(duì)占空比的影響可忽略。但是，當(dāng)工作頻率提高，周期與時(shí)延接近，占空比偏差會(huì)表現(xiàn)得非常明顯。例如，振蕩頻率為20 MHz時(shí)，PWM周期為50 ns，這時(shí)電路時(shí)延對(duì)占空比的影響是不可忽略的。為了使電路工作頻率較高時(shí)PWM占空比輸出依然準(zhǔn)確，電路中采用了電流補(bǔ)償技術(shù)。


　值得注意的是，式（4）只有在電路時(shí)延可忽略的情況下才適用，其次，上述分析是基于電路中各電流鏡復(fù)制比例為1：1和電阻R1=R2進(jìn)行的，具體應(yīng)用中應(yīng)根據(jù)實(shí)際設(shè)計(jì)情況作相應(yīng)調(diào)整。
2 仿真與測(cè)試
　基于CSMC 0.18 μm工藝進(jìn)行仿真。電路供電電壓為5 V，圖3（a）、（b）分別為F=20 MHz，dr=50%時(shí)補(bǔ)償前與補(bǔ)償后的仿真波形。由圖可知，補(bǔ)償后占空比值得到很好的修正。電路基準(zhǔn)電壓PSRR仿真結(jié)果如圖4所示，可以看出，在低頻時(shí)基準(zhǔn)電壓對(duì)電源噪聲抑制比可達(dá)110 dB。

    通過測(cè)試芯片輸出電流變化可間接反映出PWM振蕩器的性能，如圖5、圖6所示，其中，圖5為F=500 kHz時(shí)dr從10%~90%變化輸出電流曲線，圖6為dr=50%時(shí)F從200 Hz~20 MHz變化輸出電流曲線?？梢钥闯?，振蕩器具有良好的動(dòng)態(tài)輸出范圍和抗干擾能力。

　通過外接電阻對(duì)芯片內(nèi)部振蕩電流進(jìn)行雙向補(bǔ)償，改善PWM占空比輸出，達(dá)到精確調(diào)光的目的。本文對(duì)一種應(yīng)用于LED驅(qū)動(dòng)芯片的PWM振蕩器從原理到版圖進(jìn)行了分析和設(shè)計(jì)，并在流片后對(duì)PWM功能進(jìn)行了測(cè)試，結(jié)果表明，其符合設(shè)計(jì)要求。電路中存在的失調(diào)電壓一樣會(huì)對(duì)輸出占空比產(chǎn)生影響，版圖設(shè)計(jì)在本電路中同樣具有舉足輕重的地位，在設(shè)計(jì)版圖時(shí)應(yīng)盡量做好各輸入對(duì)管之間匹配，減小系統(tǒng)失調(diào)電壓。本電路亦可作為模擬IP核應(yīng)用于其他系統(tǒng)芯片中。
參考文獻(xiàn)
[1] 陳元燈.LED制造技術(shù)與應(yīng)用[M].北京：電子工業(yè)出版社，2009.
[2] TEEL J C. Understanding power supply ripple rejection in linear regulators[J]. Analog Applications Journal，2005（2Q）：8-10.
[3] NGUYEN N M， MEYER R G. Start-up and frequency stability in high-freqency oscillators[J]. IEEE Journal of Solid-State Circuit， 1992，27：810-820.
[4] RAZAVI B.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，程軍，張瑞智，譯.北京：清華大學(xué)出版社，2005.
[5] ALLEN P E， HOLBERG D R. CMOS模擬集成電路設(shè)計(jì)（第二版）[M].馮軍，李智群，譯.北京：電子工業(yè)出版社，2011.
[6] BARR K. ASIC設(shè)計(jì)：混合信號(hào)集成電路設(shè)計(jì)指南[M].馮偉鋒，陸生禮，夏曉娟，譯.北京：科學(xué)出版社，2008.