摘  要： 基于CSMC 0.18 μm工藝，介紹了一種應用于LED驅(qū)動芯片內(nèi)部的PWM振蕩器電路。采用雙低壓線性穩(wěn)壓器（LDO）結構，針對傳統(tǒng)PWM振蕩器高頻振蕩時因內(nèi)部時延造成輸出占空比偏差嚴重的問題，通過電流雙向補償技術，在保持電路振蕩頻率不變的情況下，消除了內(nèi)部時延對輸出占空比的影響；利用高PSRR帶隙基準為電路提供基準電壓，抑制電源噪聲。仿真結果表明，該振蕩器輸出頻率為200 Hz~20 MHz，在固定頻率下占空比可從10%~90%連續(xù)變化，電源電壓抑制比為110 dB。
關鍵詞： 占空比；振蕩器；LDO；基準電流

　脈沖寬度調(diào)制PWM（Pulse Width Modulation）技術以其簡單、靈活的優(yōu)點，在電力電子方面得到了廣泛應用。通過PWM控制LED驅(qū)動芯片輸出電流調(diào)節(jié)LED亮度是LED驅(qū)動芯片的一項基本功能，因此，設計出高性能PWM振蕩器電路對于未來LED照明的發(fā)展具有重要意義[1]。為了避免振蕩器高頻振蕩時，因內(nèi)部時延造成PWM輸出占空比不準而影響PWM調(diào)光精度的情況，需要對PWM振蕩器作進一步優(yōu)化。其次，穩(wěn)定的基準電壓是PWM振蕩器準確輸出的前提，基準電壓的穩(wěn)定性在很大程度上取決于基準電源對電源噪聲的抑制能力，即電源抑制比PSRR（Power Supply Rejection Ratio），提高基準電源的PSRR特性需要高的PSRR電路，尤其是需要優(yōu)化其低頻段的PSRR特性[2]。本文討論了一種帶電流補償技術的低電源噪聲PWM振蕩器拓撲結構，并分析了其工作原理。
1 電路拓撲結構及其工作原理
　 電路的整體拓撲結構如圖1所示，由Bandgap、雙LDO恒流源和比較器反饋輸出電路三部分組成。

    為了使基準源具有比較高的PSRR，Bandgap電路采用帶負反饋的兩級輸出結構，且Rb1=Rb2，三極管Q2的個數(shù)是Q1的整數(shù)倍。假設Q1、Q2發(fā)射極面積比為N：1，Q1、Q2在不同電流密度下的基極-發(fā)射極電壓差為ΔVb，OP3的放大倍數(shù)為A，則可得出Bandgap輸出電壓為：

    從比較器反饋輸出電路中可以看出，振蕩器的工作頻率為電容的充放電頻率。差分比較器通過輸出信號來控制電容C0的充放電，并將反饋回來的電壓V1或V2（V1>V2）與電容上的電壓進行比較，從而使其振蕩。為了提高LDO反應速率，OP1、OP2需采用甲乙類輸出結構[5]。具體工作過程為：M9和M10作為開關管，控制電容C0的充放電時間。當M10打開，M7關斷時，電容充電，一段時間后，當電容電壓超過門限電壓V1時，比較器會控制M11或M12來“翻轉(zhuǎn)”電流，使之帶有相反極性；同理，當M10關斷，M7打開時，電容放電，當電容電壓低于門限電壓V2時，比較器“翻轉(zhuǎn)”，電容開始充電。輸出倒向器INV2很“強”，能提供很強的輸出驅(qū)動，同時，INV1很“弱”，以保持上一狀態(tài)[6]。
    振蕩器在振蕩頻率較低時，由于電路時延比較小，對占空比的影響可忽略。但是，當工作頻率提高，周期與時延接近，占空比偏差會表現(xiàn)得非常明顯。例如，振蕩頻率為20 MHz時，PWM周期為50 ns，這時電路時延對占空比的影響是不可忽略的。為了使電路工作頻率較高時PWM占空比輸出依然準確，電路中采用了電流補償技術。


　值得注意的是，式（4）只有在電路時延可忽略的情況下才適用，其次，上述分析是基于電路中各電流鏡復制比例為1：1和電阻R1=R2進行的，具體應用中應根據(jù)實際設計情況作相應調(diào)整。
2 仿真與測試
　基于CSMC 0.18 μm工藝進行仿真。電路供電電壓為5 V，圖3（a）、（b）分別為F=20 MHz，dr=50%時補償前與補償后的仿真波形。由圖可知，補償后占空比值得到很好的修正。電路基準電壓PSRR仿真結果如圖4所示，可以看出，在低頻時基準電壓對電源噪聲抑制比可達110 dB。

    通過測試芯片輸出電流變化可間接反映出PWM振蕩器的性能，如圖5、圖6所示，其中，圖5為F=500 kHz時dr從10%~90%變化輸出電流曲線，圖6為dr=50%時F從200 Hz~20 MHz變化輸出電流曲線?？梢钥闯?，振蕩器具有良好的動態(tài)輸出范圍和抗干擾能力。

　通過外接電阻對芯片內(nèi)部振蕩電流進行雙向補償，改善PWM占空比輸出，達到精確調(diào)光的目的。本文對一種應用于LED驅(qū)動芯片的PWM振蕩器從原理到版圖進行了分析和設計，并在流片后對PWM功能進行了測試，結果表明，其符合設計要求。電路中存在的失調(diào)電壓一樣會對輸出占空比產(chǎn)生影響，版圖設計在本電路中同樣具有舉足輕重的地位，在設計版圖時應盡量做好各輸入對管之間匹配，減小系統(tǒng)失調(diào)電壓。本電路亦可作為模擬IP核應用于其他系統(tǒng)芯片中。
參考文獻
[1] 陳元燈.LED制造技術與應用[M].北京：電子工業(yè)出版社，2009.
[2] TEEL J C. Understanding power supply ripple rejection in linear regulators[J]. Analog Applications Journal，2005（2Q）：8-10.
[3] NGUYEN N M， MEYER R G. Start-up and frequency stability in high-freqency oscillators[J]. IEEE Journal of Solid-State Circuit， 1992，27：810-820.
[4] RAZAVI B.模擬CMOS集成電路設計[M].陳貴燦，程軍，張瑞智，譯.北京：清華大學出版社，2005.
[5] ALLEN P E， HOLBERG D R. CMOS模擬集成電路設計（第二版）[M].馮軍，李智群，譯.北京：電子工業(yè)出版社，2011.
[6] BARR K. ASIC設計：混合信號集成電路設計指南[M].馮偉鋒，陸生禮，夏曉娟，譯.北京：科學出版社，2008.