高性能模擬與混合信號IC領(lǐng)導廠商Silicon Labs（芯科實驗室有限公司, NASDAQ: SLAB）今日宣布推出新型晶體振蕩器（XO）系列產(chǎn)品，可為10G、40G和100G云計算和網(wǎng)絡(luò)設(shè)備應(yīng)用提供超低抖動參考定時。新型Si535和Si536 XO采用Silicon Labs經(jīng)過市場驗證的DSPLL®技術(shù)，提供無與倫比的性能、穩(wěn)定性和靈活度，非常適用于10/40G數(shù)據(jù)中心核心/接入交換機、存儲區(qū)域網(wǎng)絡(luò)設(shè)備、安全路由器、企業(yè)交換機/路由器，以及電信級以太網(wǎng)交換機和路由器等應(yīng)用。
為了滿足基于云計算服務(wù)的迅速增長需求，數(shù)據(jù)中心設(shè)備過渡到更高速率串行數(shù)據(jù)傳輸，通常為10G或更快。另一個顯著趨勢是把交換、存儲和計算資源合并成少數(shù)部件，以最大限度提高能源效率。以上趨勢使具有高速串并轉(zhuǎn)換（SerDes）技術(shù)的處理器、以太網(wǎng)交換機IC和FPGA要求更低的抖動定時參考。Silicon Labs Si535/536振蕩器提供超低抖動和±20ppm穩(wěn)定性，完全滿足最先進云計算和網(wǎng)絡(luò)設(shè)備的需求。
Si535/536 XO為常見的以太網(wǎng)和光纖通道參考頻率提供極佳的抖動性能，在10kHz-1MHz時，抖動有效值小于200fs。Si535/536振蕩器工作在2.5V和3.3V電壓下，支持LVDS和LVPECL輸出格式，可提供±20ppm和±31.5ppm總體穩(wěn)定性，并且能簡單的連接各種處理器、交換機、PHY和FPGA。與Silicon Labs Si533xx差分時鐘緩沖器配合使用時，Si535/536 XO為需要多個高性能參考時鐘的SoC提供低抖動時鐘生成和分發(fā)。
Si535/536振蕩器采用Silicon Labs DSPLL專利技術(shù)，在高速差分頻率下可提供低抖動時鐘。傳統(tǒng)XO在每一個輸出頻率上都需要不同的晶體，而Si535/536 XO采用相同固定頻率晶體，提供超級穩(wěn)定性和可靠性，并利用DSPLL IC生成任意輸出頻率。此外，DSPLL時鐘合成器提供極佳的電源噪聲抑制能力，在數(shù)據(jù)中心和網(wǎng)絡(luò)系統(tǒng)中噪聲環(huán)境下更加容易生成低抖動時鐘。
基于DSPLL技術(shù)的振蕩器可提供任何輸出頻率，與其他公司低抖動XO不同，其無需切割和調(diào)諧特定的三次諧波（OT）晶體或表面聲波（SAW）器件。Silicon Labs基于混合信號IC的工藝流程還能加快工廠可編程產(chǎn)品的交貨時間，解決定制振蕩器交貨時間長的問題。Si535/536 XO樣品可于兩周內(nèi)交貨，為高性能頻率控制行業(yè)提供最短交貨時間。
Silicon Labs副總裁暨定時產(chǎn)品總經(jīng)理Mike Petrowski表示：“云計算交換機、路由器和存儲設(shè)備過渡到更高速率的串行數(shù)據(jù)鏈路，因此對高性能定時的需求不斷提高。我們把優(yōu)異的性能、簡單的器件定制和高效的生產(chǎn)流程相結(jié)合，可為標準的和定制的任意頻率XO提供最短最可靠的交付周期，幫助客戶縮短產(chǎn)品設(shè)計時間，解決令人頭疼的供應(yīng)鏈問題。”
價格和供貨
Si535/536低抖動振蕩器現(xiàn)已量產(chǎn)，可提供樣品。根據(jù)頻率和穩(wěn)定性不同，在一萬顆采購量，Si535/536單價為8.24美元到11.35美元。Silicon Labs還提供用于評估產(chǎn)品性能的Si5XX-EVB評估板，價格為75美元。更多有關(guān)Si535/536低抖動振蕩器的信息或訂購樣品，請瀏覽網(wǎng)站：www.silabs.com/XO。
關(guān)于Silicon Labs
Silicon Labs是領(lǐng)先業(yè)界的高性能模擬與混合信號IC創(chuàng)新廠商，擁有世界一流的工程團隊。這些設(shè)計人員以最豐富的混合信號設(shè)計知識，發(fā)展出種類廣泛和易于使用的各種高集成產(chǎn)品，提供客戶強大性能、精巧體積和低耗電等優(yōu)勢。如需更詳細的Silicon Labs公司信息，請瀏覽網(wǎng)站：www.silabs.com。
前瞻性聲明
本新聞稿可能包含Silicon Labs根據(jù)目前預期所做出的前瞻性聲明。這些前瞻性聲明包含風險與不確定因素。多項重要因素可能導致實際結(jié)果與前瞻性聲明所示之結(jié)果出現(xiàn)重大差異。關(guān)于可能影響Silicon Labs的財務(wù)結(jié)果以及導致實際結(jié)果與前瞻性聲明所示之結(jié)果出現(xiàn)重大差異的各種因素說明，請參閱Silicon Labs提交給美國證券交易委員會(SEC)之報告。Silicon Labs沒有意愿或義務(wù)因為新信息、未來事件或其他理由而更新或修改任何前瞻性聲明。