亮點：
· 集成化的、預(yù)先驗證過的硬件和軟件IP子系統(tǒng)包含一個功率和面積都優(yōu)化的ARC 32位處理器、各種數(shù)字和模擬接口、硬件加速器、各種DSP功能的軟件庫和I/O軟件驅(qū)動程序
· 與外圍設(shè)備和專屬硬件緊密集成且高度可配置，可以使傳感器的處理效率最大化
· 與等效的分立部件實現(xiàn)方案相比，十多個可配置的硬件加速器減少了內(nèi)存占用面積且可將功耗降低十倍
· 廣泛的現(xiàn)成可用軟件DSP功能庫,包括數(shù)學(xué)、濾波、矩陣/矢量和抽取/插值,以加快應(yīng)用程序軟件開發(fā)
· 采用28納米工藝時，可使其實現(xiàn)小到0.01mm2、功耗低于4uW/MHZ
為加速芯片和電子系統(tǒng)創(chuàng)新而提供所需軟件、知識產(chǎn)權(quán)（IP）及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司（Synopsys, Inc.， 納斯達克股票市場代碼：SNPS）日前宣布：即刻起提供DesignWare® Sensor IP Subsystem傳感器IP子系統(tǒng),它是一個用于傳感器控制應(yīng)用的完整的、集成化的硬件和軟件解決方案。新的IP子系統(tǒng)專為處理來自數(shù)字和模擬傳感器的數(shù)據(jù)進行了優(yōu)化，可卸載主處理器負擔并且能夠以超低功耗更加高效地處理傳感器數(shù)據(jù)。該完全可配置子系統(tǒng)包括一個DesignWareARC®EM432位處理器、各種數(shù)字接口、模擬到數(shù)字數(shù)據(jù)轉(zhuǎn)換器（ADC）、硬件加速器、一個包含了各種DSP功能和I/O軟件驅(qū)動程序的綜合軟件庫。該DesignWare傳感器IP子系統(tǒng)為設(shè)計人員提供了一個完整且經(jīng)過預(yù)先驗證的解決方案，它滿足了諸如智能傳感器、傳感器聚合和傳感器中樞等多樣化應(yīng)用的需求。
如需觀看多媒體新聞發(fā)布，請訪問：
http://www.synopsys.com/Company/PressRoom/Pages/designware-sensor-ip-subsystem-news-release.aspx
傳感器正變得無處不在。諸如物聯(lián)網(wǎng)、汽車和移動設(shè)備等許多應(yīng)用,都越來越依賴于讀懂并翻譯像壓力、溫度、運動和接近這些環(huán)境情況的能力。通過在同一個子系統(tǒng)中預(yù)先集成帶有一個高效處理器和軟件傳感器專用IP單元，Synopsys給設(shè)計師提供了一種可立即用于系統(tǒng)級芯片（SoC）的傳感器解決方案，該方案能夠大大地減少了設(shè)計師的設(shè)計和集成工作量，同時降低設(shè)計風(fēng)險并加快產(chǎn)品投放到市場的時間。
“傳感器單元的總量預(yù)計將從2012年的略低于100億個，增加至2017年的近300億個，” Semico Research的首席技術(shù)研究員Tony Massimini說。“隨著越來越多的半導(dǎo)體供應(yīng)商將傳感器接口集成到他們的SoC之中，對諸如Synopsys的DesignWare傳感器IP子系統(tǒng)這樣的傳感器IP子系統(tǒng)的使用，將大大降低他們的集成工作量和成本。”
已集成的硬件
DesignWare傳感器IP子系統(tǒng)帶有功耗和面積都很高效的DesignWare ARCEM4 32位處理器內(nèi)核，它包括客戶可自定義的擴展和指令，可支持面向特定應(yīng)用的硬件加速器以及緊密集成的外圍設(shè)備。子系統(tǒng)包括多個可配置的、用于連接芯片外傳感器連接的GPIO、SPI和I2C數(shù)字接口，以及易于集成到整個SoC的ARM® AMBA® AHB™和APB™ 協(xié)議系統(tǒng)接口。模擬接口包括多個低功耗高分辨率ADC，用于高效地為處理器完成傳感器數(shù)據(jù)的數(shù)字化。傳感器子系統(tǒng)的HAPS®基于FPGA的原型驗證解決方案支持盡早的軟件開發(fā)，同時還為快速全系統(tǒng)集成與驗證提供了一個可擴展的平臺。Synopsys也提供SoC集成服務(wù),以幫助客戶將子系統(tǒng)集成到他們的芯片之中，或為滿足他們獨特的應(yīng)用需求而對其進行定制。
“Allegro作為汽車市場中磁傳感器芯片的技術(shù)領(lǐng)導(dǎo)者，從諸如Synopsys這樣的可信賴供應(yīng)商那里獲得高質(zhì)量的IP是至關(guān)重要的，”Allegro Microsystems有限公司傳感器事業(yè)部總監(jiān)Robert Fortin說到。“基于我們的經(jīng)驗，結(jié)合了高性能、小面積和低功耗的DesignWare ARC 32位處理器為傳感器設(shè)計提供了超越可替代性解決方案的關(guān)鍵優(yōu)勢。”
專用軟件
DesignWare傳感器IP子系統(tǒng)提供了一個豐富的DSP功能庫,包括數(shù)學(xué)、復(fù)雜數(shù)學(xué)、濾波（FIR、IIR和相關(guān)性等等）、矩陣/矢量、抽取/插值等，以幫助加速傳感器應(yīng)用程序代碼的開發(fā)。此外,還提供了外部設(shè)備軟件驅(qū)動程序，以便于I/O和ARC EM4處理器的集成；同時還提供了主驅(qū)動程序，作為DesignWare傳感器IP子系統(tǒng)到主處理器的接口。
這些傳感器所特有的軟件功能也可以在硬件中實現(xiàn)，以提高性能效率并減少內(nèi)存的占位面積。通過將一種易于使用的配置工具與傳感器所特有的架構(gòu)模板相結(jié)合，能夠讓設(shè)計師針對其特殊的應(yīng)用快速地選擇可選項,如DSP功能以及數(shù)字接口等。這可以使得一個完整的傳感器子系統(tǒng)在數(shù)小時內(nèi)就可以完成配置，而不是需要幾周。
“在家里、汽車和便攜設(shè)備中，業(yè)界正發(fā)現(xiàn)帶有傳感器的設(shè)備在與日俱增，”Synopsys公司IP和系統(tǒng)市場營銷副總裁John Koeter表示。“這些設(shè)備需要集成了傳感器的，提供高性能、小面積、低功耗的SoC。Synopsys預(yù)先驗證過的、可用于SoC的傳感器子系統(tǒng)為設(shè)計師提供了更高的硬件和軟件IP集成度，使他們更快地實現(xiàn)其設(shè)計目標，并且將風(fēng)險顯著降低。”
供貨與資源
DesignWare傳感器IP子系統(tǒng)計劃將于2013年10月開始供貨,全面上市時間預(yù)計為2013年第四季度。如希望了解更多信息， 請訪問：www.synopsys.com/sensorsubsystem
關(guān)于DesignWare IP
Synopsys是一家為各種SoC設(shè)計提供高質(zhì)量和硅驗證過IP解決方案的領(lǐng)先供應(yīng)商，其豐富的DesignWare IP產(chǎn)品系列包括完整的接口IP解決方案，如廣為應(yīng)用的協(xié)議控制器、數(shù)模混合的IP（PHY）和驗證IP，模擬IP，各種嵌入式存儲器，邏輯庫，處理器內(nèi)核和子系統(tǒng)。為了支持軟件開發(fā)及IP的軟硬件集成，Synopsys還為其多種IP產(chǎn)品提供驅(qū)動器、事務(wù)級模型和原型。Synopsys的HAPS®基于FPGA的原型解決方案支持在系統(tǒng)環(huán)境中驗證IP和SoC。Synopsys的Virtualizer虛擬原型工具箱使開發(fā)人員能夠比傳統(tǒng)方法提早很久就開始為IP或者整個SoC開發(fā)軟件。憑借其健全的IP開發(fā)方法學(xué)，以及在質(zhì)量、IP原型、軟件開發(fā)及綜合性技術(shù)支持的大力投入，Synopsys幫助設(shè)計師能夠加快產(chǎn)品上市并減小集成風(fēng)險。如需更多有關(guān)DesignWare IP的信息，請訪問: http://www.synopsys.com/designware
關(guān)于新思科技
Synopsys加速了全球電子市場中的創(chuàng)新。作為一家電子設(shè)計自動化（EDA）和半導(dǎo)體IP領(lǐng)域內(nèi)的領(lǐng)導(dǎo)者，其軟件、IP和服務(wù)幫助工程師應(yīng)對設(shè)計、驗證、系統(tǒng)和制造中的各種挑戰(zhàn)。自1986年以來，全世界的工程師使用Synopsys的技術(shù)已經(jīng)設(shè)計和創(chuàng)造了數(shù)十億個芯片和系統(tǒng)。更多信息，請訪問：http://www.synopsys.com