《電子技術應用》
您所在的位置:首頁 > 可編程邏輯 > 新品快遞 > Altera發(fā)布新款100G以太網和Interlaken IP內核,推動大容量傳輸和骨干網應用

Altera發(fā)布新款100G以太網和Interlaken IP內核,推動大容量傳輸和骨干網應用

最新內核實現(xiàn)了最佳性能、最低延時和最少資源占用,進一步增強了公司同類最佳的IP系列產品
2013-11-20

    Altera公司(NASDAQ: ALTR)今天宣布,公司MegaCore IP庫新增四款同類最佳的知識產權(IP)內核,進一步增強了IP內核系列產品。這些同類最佳的新IP內核包括超高性能和超低延時100GInterlaken、100G以太網、40G以太網和10G以太網IP。內核經過優(yōu)化,實現(xiàn)了業(yè)界最佳性能、最低延時和最少資源占用。數據中心和網絡設備開發(fā)人員可以利用這些通用解決方案來提高系統(tǒng)帶寬,同時突出最終系統(tǒng)的優(yōu)勢。現(xiàn)在可以提供Interlaken和以太網IP內核以及其他標準接口IP,最新版Quartus II軟件v13.1為其提供全面支持。

     Altera的IP設計副總裁David Kehlet評論說:“我們關注創(chuàng)新,打破了傳統(tǒng)的設計壁壘,同時降低了延時,提高了性能,減少了資源占用,為高性能IP內核設計設立了最佳實踐的新標準。從此,隨著我們不斷發(fā)布重新設計的IP內核,這些最佳實踐還會繼續(xù)呈現(xiàn)給我們的客戶。”

       MegaCore IP庫的所有IP都經過了驗證,并在硅片中進行了演示。IP內核時序余量增加了15%,更快的達到時序收斂,支持客戶更迅速的將多個IP內核集成到設計中。新的Interlaken和以太網IP內核經過優(yōu)化,更適合應用在Altera高性能Stratix V FPGA以及未來的10代FPGA和SoC中??蛻裟壳翱梢酝ㄟ^早期軟件試用計劃,在20 nm Arria 10 FPGA中使用這些同類最佳的IP內核。MegaCore IP庫中的新IP內核包括:

·         低延時100GInterlaken IP內核——這一同類最佳的IP內核采用了軟核PCS,其往返延時不到200ns。

·         低延時100G以太網IP內核——這一同類最佳的IP內核是最小的100G以太網內核,比現(xiàn)有100G以太網IP內核小55%,往返延時不到160ns,延時比競爭100G以太網IP內核低70%,這些指標都在業(yè)界領先。

·         低延時40G以太網IP內核——比現(xiàn)有40G以太網IP內核小40%,延時低60%。

·         低延時10G以太網IP內核——比現(xiàn)有10G以太網IP內核小20%,延時低24%。

關于Quartus II軟件v13.1版所有新的和增強IP內核的詳細信息,請訪問www.altera.com.cn/ip。

供貨信息

目前以公司MegaCore函數IP庫的形式提供Altera同類最佳的IP內核??蛻衄F(xiàn)在可以通過下載Quartus II軟件v13.1來使用IP庫。關于Altera IP系列產品的詳細信息請聯(lián)系您當地的Altera銷售代表,或者訪問www.altera.com.cn/ip

本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。