摘? 要：反應(yīng)堆邏輯保護系統(tǒng)" title="保護系統(tǒng)">保護系統(tǒng)是反應(yīng)堆保護系統(tǒng)的重要組成部分。本文描述了基于FPGA技術(shù)實現(xiàn)的反應(yīng)堆邏輯保護系統(tǒng)模擬裝置的整個設(shè)計實現(xiàn)過程。
關(guān)鍵字：反應(yīng)堆邏輯保護 FPGA? 磁邏輯轉(zhuǎn)換
1?引言
反應(yīng)堆邏輯保護系統(tǒng)為反應(yīng)堆保護系統(tǒng)的核心系統(tǒng)之一，要求具有極高的可靠性，最早反應(yīng)堆邏輯保護系統(tǒng)采用磁邏輯實現(xiàn)，隨著技術(shù)的發(fā)展后來一些核電站采用CMOS電路，隨著FPGA技術(shù)的快速發(fā)展，基于現(xiàn)代半導(dǎo)體技術(shù)的硬件反應(yīng)堆保護系統(tǒng)重新受到重視，它可使數(shù)字化保護系統(tǒng)的可靠性明顯提高。本課題的目的是在研究反應(yīng)堆保護系統(tǒng)發(fā)展歷史及現(xiàn)狀的基礎(chǔ)上，針對大亞灣核電站的RPR系統(tǒng)詳細研究，開發(fā)出能仿真RPR系統(tǒng)大部分功能的仿真裝置。
2?反應(yīng)堆保護系統(tǒng)設(shè)計準(zhǔn)則
反應(yīng)堆邏輯保護系統(tǒng)的設(shè)計主要遵循以下幾個方面的準(zhǔn)則：
單一故障準(zhǔn)則：要求某設(shè)備組合在其任何部位發(fā)生可信的單一隨機故障時仍能夠執(zhí)行其正常功能的準(zhǔn)則。
獨立性和冗余性：冗余設(shè)計一般包括安全監(jiān)測通道的冗余，安全邏輯裝置的冗余和整個系統(tǒng)的冗余等，為了排除由于環(huán)境因素和電氣物理現(xiàn)象的相關(guān)影響，具有相同保護功能的重復(fù)通道之間應(yīng)彼此獨立，并保持物理（或?qū)嶓w）上的分離和電氣上的隔離，以免喪失冗余性。
多樣性：包括了功能多樣性和設(shè)備的多樣性，對每個規(guī)定的反應(yīng)堆假定始發(fā)事件盡量用不同的物理效應(yīng)或不同的變量來監(jiān)測。
故障安全準(zhǔn)則：在某系統(tǒng)中發(fā)生任何故障時仍能使該系統(tǒng)保持在安全狀態(tài)的設(shè)計原則。
3?硬件設(shè)計原理
在反應(yīng)堆邏輯保護系統(tǒng)仿真裝置中，由數(shù)據(jù)采集模塊采集注入信號處理后送給FPGA模塊進行邏輯判斷，F(xiàn)PGA模塊執(zhí)行邏輯判斷功能，所有保護邏輯都由FPGA模塊實現(xiàn)，運算的結(jié)果由DO模塊送出，給出保護動作和相關(guān)點信息。下圖說明了采用反應(yīng)堆邏輯保護系統(tǒng)模擬裝置的系統(tǒng)原理圖。
?
?
設(shè)計需要3種類型的模塊：
1)?開關(guān)量" title="開關(guān)量">開關(guān)量輸入模塊" title="輸入模塊">輸入模塊：開關(guān)量輸入模塊的延時控制在3mS以內(nèi)；每一模塊有40個開關(guān)量輸入，電平為10VDC信號。
2)?開關(guān)量輸出模塊；開關(guān)量輸入模塊的延時控制在10mS以內(nèi)；每一模塊有32個開關(guān)量輸出，節(jié)點形式為繼電器干結(jié)點。
3)?FPGA控制模塊：該模塊完成邏輯保護系統(tǒng)邏輯控制；由串行EEPROM配置基于RAM工藝的FPGA
這些硬件模塊通過底板實現(xiàn)信號連接，通過底板互連。所有的模塊設(shè)計均滿足以下指標(biāo)
-?工作環(huán)境溫度：0℃~85℃；
-?工作濕度：5%~90%；
-?儲存環(huán)境溫度：-65℃~125℃；
-?包裝、運輸：符合EJ/T564-91 核電廠物項包裝、運輸、裝卸、接收、貯存和維護要求。
系統(tǒng)硬件主要包括FPGA模塊、DI模塊和DO模塊。
FPGA模塊系統(tǒng)結(jié)構(gòu)框圖如下圖所示。模擬裝置的保護邏輯由FPGA產(chǎn)生，注入信號經(jīng)歐式連接器的b、c、d排引入，經(jīng)電平轉(zhuǎn)換電路進入FPGA；保護信號從FPGA經(jīng)電平轉(zhuǎn)換電路，由歐式連接器的z、a排送到底板。
?
?
FPGA模塊邏輯框圖
?
配置接口包括FPGA的AS配置接口、FPGA的JTAG配置接口、MCU的DEBUG配置接口。另外，通過側(cè)撥開關(guān)配置模擬裝置的故障模擬信息。通信接口為MCU和上位機的RS232C電平接口。
DI模塊和DO模塊的系統(tǒng)結(jié)構(gòu)如下圖所示，DI模塊用于采集電壓型開關(guān)量信號, 將采集到的前端注入信號轉(zhuǎn)換成FPGA模塊可以識別的信號，。所有輸入信號通道之間均隔離，信號由J2連接器輸入后經(jīng)過RC濾波處理后經(jīng)過光耦隔離，后由上拉電阻送至ACT540反向，經(jīng)由96針歐式連接器接入數(shù)據(jù)總線，作為注入信號由FPGA模塊采集。同時為了方便調(diào)試，每路注入信號在進行信號調(diào)理轉(zhuǎn)換的同時控制一個LED燈，當(dāng)注入為高電平時候指示燈點亮。
DO模塊用于將FPGA模塊輸出的保護動作信號進行調(diào)理后輸出，F(xiàn)PGA模塊輸出的DO信號經(jīng)過底板后由J1連接器送入DO模塊，經(jīng)過反相緩沖器后到達林頓光耦隔離驅(qū)動繼電器使對應(yīng)接點閉合/斷開，同時點亮對應(yīng)通道的指示燈點亮/熄滅。本模塊對外只提供DO節(jié)點,查詢電源由外部提供。
????????? DI模塊邏輯框圖?????????
?
??????
??????? DO模塊邏輯框圖
4?邏輯設(shè)計" title="邏輯設(shè)計">邏輯設(shè)計
4.1?邏輯總體設(shè)計
FPGA的軟件開發(fā)環(huán)境為Quartus II5.0 Version5.0 Build Web Edition。在程序設(shè)計過程中遵循以下幾個原則
.?可讀性和可維護性；
.?除個別實現(xiàn)困難的功能塊采用vhdl語言外，所有邏輯都用bdf文件實現(xiàn)；
.?對應(yīng)電氣圖中每頁定義1個bdf文件，且以圖紙名和圖頁結(jié)合命名；
.?層次化結(jié)構(gòu)，頂層文件引用底層文件的功能塊。
反應(yīng)堆邏輯保護系統(tǒng)仿真裝置的邏輯設(shè)計是在FPGA中實現(xiàn)的，下圖以被保護的某個參數(shù)為例進行了說明,FPGA的邏輯設(shè)計中設(shè)計了2個完全相同的邏輯，我們稱之為半邏輯，對一個物理點的采集前端的監(jiān)視設(shè)備會對其冗余采集，將采集值判斷值分別送到這兩個半邏輯中進行處理。對于反應(yīng)堆的功率這個信號由三個通道分別對這一點進行采集判斷，并將判斷地結(jié)果作為邏輯保護系統(tǒng)的輸入信號。送來的3個反應(yīng)堆功率信號進行三取二處理(其他的信號也有進行4取2處理的)，并將結(jié)果送到22與邏輯中與其他信號的結(jié)果一起運算，這就是邏輯部分，在下圖中用黃色框表示。之后半邏輯經(jīng)過22與邏輯判斷得出的結(jié)果與另外的半邏輯的結(jié)果進行與操作，從而決定對下游的執(zhí)行機構(gòu)是否輸出安全保護動作信號，這部分就是輸出部分，在下圖中用棕色框表示。在每個超功率信號除了進行3取2得運算外還各自在與另外半邏輯中的對應(yīng)信號進行比較是否一致，并把比較結(jié)果送出提示操作員，在下圖中用綠色框表示。
?
?
4.2?詳細邏輯設(shè)計
對在設(shè)計中應(yīng)用到的一些典型邏輯下面給出了詳細的設(shè)計。
1)?4取3邏輯
4取3邏輯在該程序中大量應(yīng)用，具體實現(xiàn)時候采用VHDL語言進行編寫。其邏輯流程圖和FPGA內(nèi)的封裝圖如下圖所示：
?
?
?
3取2邏輯的設(shè)計和4取3為同一原理。
2)?二選一邏輯
二選一邏輯采用BDF來實現(xiàn)，其實現(xiàn)方法如下圖
?
?
3)?RS觸發(fā)器
保護邏輯中應(yīng)用到兩種RS觸發(fā)器一種是電平出發(fā)一種是上升沿" title="上升沿">上升沿觸發(fā)，電平觸發(fā)實現(xiàn)比較簡單不在這里做詳細說明，由于在Quartus II中一個塊不允許存在兩個時鐘，而且在VHDL中如果判斷了一個信號的上升沿，編譯器就認(rèn)為是這個信號是一個時鐘，所以用VHDL語言來判斷R端和S端的上升沿來實現(xiàn)該觸發(fā)器不好實現(xiàn)，所以在本程序中通過下列這種方法來回避這個問題。
?
?
在前面先將R端和S端的信號采到2個時刻的狀態(tài)作為內(nèi)部觸發(fā)器的輸入信號，內(nèi)部觸發(fā)器判斷控制輸出。
5?錄波功能的實現(xiàn)
使用Quartus軟件提供的SignalTap嵌入式邏輯分析儀功能，實現(xiàn)對注入信號和輸出信號的錄波功能。SignalTap可以配置采集時鐘、分配數(shù)據(jù)信號、設(shè)置出發(fā)類型和級別、設(shè)置采樣深度，可以更好的給出分析功能。，
6?結(jié)論
基于FPGA技術(shù)實現(xiàn)的反應(yīng)堆邏輯保護系統(tǒng)模擬裝置實現(xiàn)了邏輯保護系統(tǒng)的基本功能，推動了反應(yīng)堆保護系統(tǒng)數(shù)字化，促進了FPGA技術(shù)在核電站保護系統(tǒng)的應(yīng)用。
[參考文獻]
[1]《STATIC RPR EQUIPMENT OPERATION AND MAINTENANCE MANUAL》 Issued by ALSTHOM
[2]《Fault-tolerant reactor protection system》? Donald C. Gaubatz 1997
[3]《westinghouse reactor protection system》?? S.A.Eide 1999.8
[4]《應(yīng)用GAL器件改進200 MW核供熱堆保護系統(tǒng)的研究》 作者：石銘德 1997.11
[5]《基于現(xiàn)場可編程門陣列的反應(yīng)堆數(shù)字化保護系統(tǒng)設(shè)計》 作者：張維 2001.9