1引言

　　IEEE1394是一種高速串行總線，它最初是由Apple公司與20世紀(jì)80年代中期開發(fā)的FireWire總線。1995年，IEEE制定并頒布了IEEE 1394-1995標(biāo)準(zhǔn)，并在2000年推出了IEEE 1394a標(biāo)準(zhǔn)，可以支持100Mbps、200Mbps和400Mbps的傳輸速率。在最新的IEEE1394B標(biāo)準(zhǔn)中，支持的傳輸速率提高到了800Mbps、1.6Gbps和3.2Gbps。IEEE1394總線以其高傳輸速率的特點(diǎn)已經(jīng)在視頻傳輸、網(wǎng)絡(luò)互聯(lián)及計(jì)算機(jī)外設(shè)等領(lǐng)域有了廣泛的應(yīng)用[1]。目前在航空[2]及航天應(yīng)用中對(duì)大量數(shù)據(jù)的高速實(shí)時(shí)傳輸要求不斷提高，IEEE1394具有數(shù)據(jù)傳輸速率高、支持等時(shí)傳輸?shù)忍攸c(diǎn)，因而成為未來(lái)星載數(shù)據(jù)總線的選擇之一。

　　在星載應(yīng)用中，由于任務(wù)的多樣性，對(duì)星載總線接口的需求多種多樣。譬如部分載荷本身沒(méi)有集成1394接口卻需要用1394總線來(lái)傳輸數(shù)據(jù)；或者幾個(gè)載荷需要共用一個(gè)1394總線接口；或者是載荷自身沒(méi)有帶微控制器等控制單元。并且各種載荷對(duì)外的數(shù)據(jù)接口也是各不相同的。這時(shí)就需要一種體積小，簡(jiǎn)單并且易于擴(kuò)充接口能的智能終端配合載荷一起工作。由于IEEE1394總線協(xié)議比較復(fù)雜，實(shí)際應(yīng)用中大多數(shù)采用專用的1394總線芯片，面向?qū)Ｓ孟到y(tǒng)的1394芯片都支持微處理器接口。常見的1394總線設(shè)計(jì)采用的是微處理器加上1394總線芯片及外圍邏輯芯片，這種設(shè)計(jì)方案需要的芯片數(shù)量多，接口設(shè)備體積大，擴(kuò)充接口功能實(shí)現(xiàn)起來(lái)比較復(fù)雜。

　　針對(duì)IEEE1394星載應(yīng)用的實(shí)際需要，本文基于MC8051軟核，提出一種簡(jiǎn)單、低功耗、小型化和易于擴(kuò)展的IEEE1394智能終端設(shè)計(jì)方案，克服了以往1394總線接口硬件電路復(fù)雜、使用芯片多、體積大等缺點(diǎn)，并且可以很方便地?cái)U(kuò)展接口的其他功能。

　　2 系統(tǒng)實(shí)現(xiàn)方案

　　整個(gè)1934接口系統(tǒng)的框圖如圖1所示。采用的是Actel公司基于FLASH技術(shù)的ProASIC Plus系列FPGA芯片APA600。它具有單芯片上電即用、高性能和低功耗等特點(diǎn)[2]。由于上電即用，減小了電路板體積，有助于簡(jiǎn)化電路設(shè)計(jì)。在方案試驗(yàn)中使用的是TI公司的鏈路層芯片TSB12LV32[3]和物理層芯片TSB41AB[4]。TSB12LV32是一款高性能的通用IEEE1394a鏈路層芯片，用于在主控制器和1394物理層芯片以及連接到鏈路層DM口的外部設(shè)備之間的數(shù)據(jù)傳輸。它兼容IEEE1394-1995和P1394a標(biāo)準(zhǔn)，支持400、200和100Mbps的傳輸速率。提供可選的具有多種操作模式的8位/16位微控制器接口，最大支持60MHz。芯片內(nèi)部分別內(nèi)置了2K字節(jié)大小的通用接口FIFO和異步傳輸FIFO，用于微控制器接口和物理層接口之間的數(shù)據(jù)包傳送，8位/16位數(shù)據(jù)移動(dòng)端口支持25MHZ下的等時(shí)、異步和數(shù)據(jù)流包的發(fā)送和接收。TSB41AB3是一款三端口兼容IEEE 1394-1995和P1394a標(biāo)準(zhǔn)400Mbps的物理層芯片.

在FPGA中整合了開源的兼容標(biāo)準(zhǔn)8051的微控制器IP核MC8051，將程序存儲(chǔ)器、程序存儲(chǔ)器、外部數(shù)據(jù)存儲(chǔ)器以及UART和定時(shí)器都集成在一片F(xiàn)PGA中?？梢愿鶕?jù)任務(wù)需要很方便地在FPGA內(nèi)定制其他所需要的接口和邏輯單元，譬如AD/DA控制，CAN總線等。

　　通過(guò)上述三個(gè)部分可以構(gòu)成面向特定應(yīng)用的完整的1394總線接口系統(tǒng)。

　　3 基于MC8051 IP的1394總線接口設(shè)計(jì)

　　3.1 Oregano Systems MC8051 IP Core¬[5]

　　Oregano Systems公司發(fā)布的MC8051 IP Core是一個(gè)基于GUN LGPL的開源IP Core。它完全兼容標(biāo)準(zhǔn)的8051控制器，并且對(duì)其體系結(jié)構(gòu)作了改進(jìn)，在使用相同時(shí)鐘頻率情況下，將指令的執(zhí)行時(shí)間下降到1到4個(gè)時(shí)鐘周期，因此速度得到了十幾倍的提升，并且降低了功耗。MC8051模型是可綜合RTL風(fēng)格，完全的同步設(shè)計(jì)，具有單一時(shí)鐘網(wǎng)絡(luò)，通過(guò)調(diào)整和修改VHDL代碼可以輕松地?cái)U(kuò)展其功能。具有128字節(jié)的片內(nèi)RAM，最高可以支持64K的ROM和RAM，并且集成了UART、定時(shí)器、中斷和4組8位的I/O口。

3.2 MC8051設(shè)計(jì)要點(diǎn)

　　3.2.1 MC8051參數(shù)配置

　　MC8051提供了參數(shù)化設(shè)計(jì)，通過(guò)修改VHDL中的參數(shù)值可以很輕易的修改內(nèi)部模型，例如UART個(gè)數(shù)，Timer個(gè)數(shù)，選擇乘法器等。在本應(yīng)用系統(tǒng)中不需要涉及乘除法運(yùn)算，因此在配置文件mc8051_p.vhd中將常數(shù)C_IMPL_MUL, C_IMPL_DIV以及C_IMPL_DA的設(shè)置為0。

　　3.2.2時(shí)鐘和RAM設(shè)計(jì)

　　MC8051 IP核在Actel的APA600上綜合得到的最高時(shí)鐘頻率為15MHZ左右，為了使用于調(diào)試的串口波特率誤差最小，用Actel Libero內(nèi)的SmartGen產(chǎn)生11.0592MHz的時(shí)鐘作為系統(tǒng)時(shí)鐘。

　　MC8051所需要的內(nèi)部RAM和RAM都應(yīng)該調(diào)用器件的底層單元來(lái)實(shí)現(xiàn)。以128字節(jié)的內(nèi)部RAM為例。用SmartGen產(chǎn)生一個(gè)128*8大小的雙口RAM ram128_8.vhd，然后在mc8051_ram.vhd中例化。
3.2.3 ROM設(shè)計(jì)

　　MC8051完全兼容標(biāo)準(zhǔn)8051芯片，可采用KEIL uVision開發(fā)環(huán)境，建立工程文件時(shí)候Select Device選擇 Oregano Systems的8051 IP Core, 然后編譯寫好的51程序，產(chǎn)生HEX文件。需要從HEX文件中得到程序數(shù)據(jù)，這里簡(jiǎn)單介紹一下HEX文件格式。HEX文件是由任意數(shù)量的十六進(jìn)制記錄組成的，每個(gè)記錄包含5個(gè)域，他們以下面的格式排列[6]：

　　:llaaaatt[dd…]cc

　　HEX文件都是由冒號(hào)開頭的，ll是數(shù)據(jù)長(zhǎng)度域，表示記錄中數(shù)據(jù)字節(jié)的個(gè)數(shù)；aaaa為地址域，標(biāo)識(shí)記錄中數(shù)據(jù)字節(jié)的開始地址；tt是記錄類型域，51程序產(chǎn)生的hex文件只有兩種記錄類型，包括數(shù)據(jù)記錄（00）和文件結(jié)束記錄（01）；dd是數(shù)據(jù)域，表示一個(gè)字節(jié)的數(shù)據(jù)

　　選用的Actel APA系列FPGA沒(méi)有底層的ROM單元，因此用VHDL設(shè)計(jì)實(shí)現(xiàn)ROM。通過(guò)了解了HEX文件的格式，編寫了從HEX文件讀取數(shù)據(jù)和地址信息,然后生成mc8051_rom.vhd文件，其中程序數(shù)據(jù)以常數(shù)的形式存在數(shù)組文件中。

　　3.2.4 MC8051與TSB32LV32之間的接口

　　鏈路層芯片微處理器接口包括16位寬的數(shù)據(jù)總線以及7位寬的地址總線。可以通過(guò)設(shè)置鏈路層芯片的COLDFIRE，M8BIT_SIZ0,MCMODE_SIZE這三個(gè)端口的狀態(tài)，可以得到微處理器接口的各種不同操作模式，本設(shè)計(jì)中設(shè)置成16位MCS－MCA握手模式。

在系統(tǒng)頂層文件中對(duì)MC8051_top進(jìn)行例化，連接MC8051與1394鏈路層芯片TSB12LV32。

　　MC8051的4組I/O口都是將輸入和輸出分開的，所以每組都可以配置成輸入和輸出。我們通過(guò)MCS和MWR來(lái)控制DM    和P1、P2口的連接。 

　　3.3 基于MC8051的1394總線控制實(shí)現(xiàn)

　　MC8051通過(guò)TSB12LV32的微控制器接口實(shí)現(xiàn)對(duì)鏈路層和物理層內(nèi)部寄存器的讀取和設(shè)置，其中對(duì)鏈路層芯片的寄存器讀寫直接通過(guò)微控制器接口操作，而對(duì)物理層芯片寄存器讀寫是通過(guò)對(duì)鏈路層24H的Phy Access Register讀寫實(shí)現(xiàn)。

　　1394芯片部分內(nèi)部寄存器需要在系統(tǒng)上電的時(shí)候初始化或者在運(yùn)行時(shí)候進(jìn)行設(shè)置，一些則需要在運(yùn)行時(shí)被監(jiān)視以決定系統(tǒng)狀態(tài)，而鏈路層內(nèi)部的異步發(fā)送FIFO和通用接收FIFO也是通過(guò)讀寫寄存器來(lái)訪問(wèn)的。因此正確讀寫寄存器是1394接口實(shí)現(xiàn)中非常重要的一步。

　　通過(guò)正確設(shè)置控制寄存器，DM口控制器寄存器等內(nèi)部寄存器便可以實(shí)現(xiàn)1394總線的各種傳輸模式的收發(fā)。

　　對(duì)1394芯片的控制另外一個(gè)主要部分是對(duì)中斷的響應(yīng)和處理。將TSB12LV32芯片的INT管腳與MC8051的int0相連，通過(guò)int0的下跳沿檢測(cè)中斷發(fā)生。TSB12LV32芯片中有兩個(gè)寄存器是和中斷相關(guān)的。設(shè)置10H的中斷屏蔽寄存器中相應(yīng)的某一位為1，則的0CH中斷寄存器響應(yīng)位便跳變?yōu)楦唠娖?，同時(shí)產(chǎn)生相應(yīng)的中斷。當(dāng)有中斷發(fā)生的時(shí)候，INT管腳變低電平，而清除中斷則需要往中斷寄存器相應(yīng)位寫入1。因此我們?cè)谥袛喟l(fā)生時(shí)候，可以通過(guò)讀取中斷寄存器的值查看發(fā)生了哪種中斷，然后做出正確的響應(yīng)。

　　主要程序的流程圖如下：

　4 結(jié)論

　　我們根據(jù)本文介紹的方案，設(shè)計(jì)和研制了基于mc8051的1394總線接口。經(jīng)過(guò)測(cè)試，1394總線系統(tǒng)工作正常。該總線接口具有集成度高，體積小，傳輸速率高等特點(diǎn)，同時(shí)可以根據(jù)實(shí)際任務(wù)需要很方便的擴(kuò)充接口功能。本文介紹的方案對(duì)與1394總線接口的研究開發(fā)具有借鑒意義。

　　本文作者創(chuàng)新點(diǎn)：將MC8051軟核應(yīng)用與星載智能1394終端設(shè)計(jì)。