《電子技術(shù)應用》
您所在的位置:首頁 > 嵌入式技術(shù) > 業(yè)界動態(tài) > 航空電子系統(tǒng)設計中FPGA技術(shù)的應用

航空電子系統(tǒng)設計中FPGA技術(shù)的應用

2015-09-17

  1 系統(tǒng)設計面臨的問題

  由于競爭的壓力和對飛機性能無止境的追求,航空電子從簡單、獨立的設備發(fā)展到如今以每秒百萬位乃至更快的速度交換信息的高級智能系統(tǒng)網(wǎng)絡。這也帶來了必須克服的許多設計問題(見表1)。

  在要求高性能的航空系統(tǒng)設計中,每項設計都要減少空間、功耗和重量,滿足這些要求至關(guān)重要。這項要求直接作用于芯片級別,單一芯片體積減小后對所需板卡的要求也會降低,從而降低了對封裝外殼、固定元件、冷卻器件甚至是電源的要求。同樣,每多增加一個組件,都會增加一些引發(fā)故障的機會。減少芯片數(shù)量的設計必然有助于緩解這些問題。廢棄則是像MIL-STD-1553設計實施這類長期項目所面臨的另一個問題。每個組件無論其是由世界最大的制造商提供,還是來自于產(chǎn)量較小的專業(yè)供應商,都存在著廢棄的風險。單一來源的組件不但面臨著被廢棄的風險,還有個長期價格保護的問題,特別是那些從原有項目繼承的設計,這個問題更為明顯。對于已經(jīng)部署的系統(tǒng),由于所涉及的代價過高,應盡量避免由于廢棄組件而重新對系統(tǒng)進行驗證。當系統(tǒng)架構(gòu)師指定一種系統(tǒng)設計時,必然會存在架構(gòu)無法正確實現(xiàn)的某種風險。一個非常典型的問題是:經(jīng)常在設計過程中或架構(gòu)確定很久之后(如在集成階段),才知道需求有所變化。這些變化一般都會增加對架構(gòu)的要求,并提出一些關(guān)于設計的常見問題,如:設計足夠靈活嗎?能提供充分的處理能力嗎?功能在硬件和軟件之問是否得以有效且高效地進行了區(qū)分?能達到關(guān)鍵時間要求嗎?

2009114105145610.jpg

  理想狀況下,所選定的架構(gòu)應功能強大、應用靈活,足以在初始部署階段就將風險降到最低,并且提供了一個允許系統(tǒng)隨著時間發(fā)展的平臺。

  理想條件下,一個MIL-STD-1553設計師可以采用傳統(tǒng)的技術(shù),使用有多個來源的COTS組件來解決這些問題。這種由大量市場提供的組件在性價比上有明顯的優(yōu)勢。

2009114105146266.jpg

  2 MIL-STD-1553簡介

  請看一下數(shù)據(jù)傳輸路徑,即圖1中的MIL-STD-1553總線結(jié)構(gòu)。MIL-STD-1553是一種定義數(shù)據(jù)總線的電子和協(xié)議特點的軍用標準。作為一種在軍用和商用領域廣泛應用超過25年之久的總線,并且符合MIL-STD-1553標準,它能以1 Mbit/s的速率高度精確、極為可靠地傳輸數(shù)據(jù)。

  根據(jù)MIL-STD-1553標準的規(guī)定,總線結(jié)構(gòu)由三個不同的硬件組成:

  ●總線控制器——總線控制器是總線上唯一允許在數(shù)據(jù)總線上發(fā)出命令,并負責引導數(shù)據(jù)總線中數(shù)據(jù)流的硬件設備。如果同時有幾個終端可以實現(xiàn)總線控制器的功能,同一時間內(nèi)只能有一個處于活動狀態(tài)。

  ●總線監(jiān)視器——總線監(jiān)視器是一個可以監(jiān)控總線上信息交換的終端。它可以用于飛行測試記錄、飛行故障診斷、維護記錄與任務分析,同時還可作為一個備用總線控制器,它有足夠的信息可以接替總線控制器。然而,總線監(jiān)視器是一個被動的設備,它不能報告所傳輸信息的狀態(tài)。

2009114105146733 (1).jpg

  ●遠程終端——每個遠程終端都包括在數(shù)據(jù)總線和子系統(tǒng)間傳輸數(shù)據(jù)所必須的電子器件和支持性中間件。對于MIL-STD-1553,子系統(tǒng)就是所傳輸數(shù)據(jù)的發(fā)送者和接收者。這些終端不能作為總線控制器或總線監(jiān)視器使用。

  3 MIL-STD-1553系統(tǒng)實施

  像其它網(wǎng)絡技術(shù)一樣,航空電子市場中的MIL-STD-1.553測試和仿真實施也經(jīng)歷了從龐大的DEC Unibus卡到19英寸的通過機架安裝的組件,又發(fā)展到用于VME和PCI系統(tǒng)上的較小、較為集成的多通道背板,現(xiàn)在又出現(xiàn)了更小、集成度更高的。 PCMCIA接口。圖2描述了專用的MIL-STD-1553 ASIC芯片制造商的實施從離散的協(xié)議和收發(fā)器芯片組精簡到單一的體積小、功耗低的ASIC的發(fā)展過程。

2009114105149678 (1).jpg

  (4)便于重新編程——由于支持對現(xiàn)場硬件的重新編程,核心的實施顯著降低了設計風險。如果系統(tǒng)需求發(fā)生變化,或者要修復一個錯誤時,基于FPGA的設計可以在軟件的控制下進行升級。這種靈活性還可以在硬件構(gòu)造完成后,在硬件和軟件間重新區(qū)分功能。例如,如果在集成階段發(fā)現(xiàn)軟件不能有效地響應一個實時事件,可以將該功能下移到FPGA級別,這樣就將原由軟件實現(xiàn)的功能轉(zhuǎn)化為硬件功能。

2009114105149678.jpg

  ●總線監(jiān)視器——總線監(jiān)視器是一個可以監(jiān)控總線上信息交換的終端。它可以用于飛行測試記錄、飛行故障診斷、維護記錄與任務分析,同時還可作為一個備用總線控制器,它有足夠的信息可以接替總線控制器。然而,總線監(jiān)視器是一個被動的設備,它不能報告所傳輸信息的狀態(tài)。

  ●遠程終端——每個遠程終端都包括在數(shù)據(jù)總線和子系統(tǒng)間傳輸數(shù)據(jù)所必須的電子器件和支持性中間件。對于MIL-STD-1553,子系統(tǒng)就是所傳輸數(shù)據(jù)的發(fā)送者和接收者。這些終端不能作為總線控制器或總線監(jiān)視器使用。

  3 MIL-STD-1553系統(tǒng)實施

  像其它網(wǎng)絡技術(shù)一樣,航空電子市場中的MIL-STD-1.553測試和仿真實施也經(jīng)歷了從龐大的DEC Unibus卡到19英寸的通過機架安裝的組件,又發(fā)展到用于VME和PCI系統(tǒng)上的較小、較為集成的多通道背板,現(xiàn)在又出現(xiàn)了更小、集成度更高的。 PCMCIA接口。圖2描述了專用的MIL-STD-1553 ASIC芯片制造商的實施從離散的協(xié)議和收發(fā)器芯片組精簡到單一的體積小、功耗低的ASIC的發(fā)展過程。

  (4)便于重新編程——由于支持對現(xiàn)場硬件的重新編程,核心的實施顯著降低了設計風險。如果系統(tǒng)需求發(fā)生變化,或者要修復一個錯誤時,基于FPGA的設計可以在軟件的控制下進行升級。這種靈活性還可以在硬件構(gòu)造完成后,在硬件和軟件間重新區(qū)分功能。例如,如果在集成階段發(fā)現(xiàn)軟件不能有效地響應一個實時事件,可以將該功能下移到FPGA級別,這樣就將原由軟件實現(xiàn)的功能轉(zhuǎn)化為硬件功能。

  (5)適應多種機體——靈活,可重新編程的解決方案適于為多種機體構(gòu)架或針對多用途基礎設計的飛航測試線上可更換件(LRU)。由于USAF和NATO的多種機體采用從MIL-STD-1553B標準分離出來的協(xié)議,所以多種機體的LRU需要靈活、可編程的設計。某些設計實施了通過特殊的子地址或模式代碼協(xié)議進行尋址擴展的數(shù)據(jù)集。很多固定翼和可旋轉(zhuǎn)翼飛機同時采用了較老的MIL-STD-1553A和MIL-STD-1553B LRU,這就要求總線控制器和總線監(jiān)視器能夠處理不同的協(xié)議。

  4 對MIL-STD-1553系統(tǒng)設計采用基于核心的實施

  現(xiàn)代FPGA的強大功能使其成為MIL-STD -1553設計的理想選擇,這就是Condor Engineering推出FlightCORE的原因。FlightCORE是一種允許設計人員在各種Altera和Xilinx的FPGA中輕松實現(xiàn)無版權(quán)的實例化設計的MIL-STD-1553 IP。多數(shù)情況下,利用Xilinx綜合技術(shù)(XST)或Altera Quartus II集成綜合技術(shù)(QIS),F(xiàn)lightCORE 1553可以在兩天內(nèi)成功地集成。如圖4所示,用戶只須將CondorEngineering的IP核心與其自身邏輯和Condor Engineering的個別化模塊(3 mm×3 mm)集成,即可實現(xiàn)高性能的MIL-STD-1553設計。FlightCORE還允許開發(fā)人員選擇存儲器的大小以恰好地與其系統(tǒng)需求相匹配。圖4還顯示了可以實施內(nèi)部存貯和/或外部雙端口隨機存貯器。該產(chǎn)品還提供了Manchester II編碼與解碼、信息協(xié)議驗證與合法化及為接口控制和編程實施簡單的共享存貯架構(gòu)等所有的必要組件。只需增加外部收發(fā)器即可,如標準的COTS MIL-STD-1553或RS-485收發(fā)器。

  5 單一芯片上集中多個實例

  類似Condor Engineering的FlightCORE這樣的MIL-STD-1553解決方案需要少量的FPGA資源,約為3000個邏輯單元,148 kbit的內(nèi)存和不到20個引腳(不包括外部主存總線)。較小的體積使在單一芯片上放置多個相互獨立的實例成為可能,如圖3所示,某些程序可以在單一 FPGA上集中8到10個實例。

  6 結(jié)論

  FPGA與其容納的“知識產(chǎn)權(quán)”使設計人員可以對LRU進行修改或?qū)iT設計,以適應不同的航空電子通信和日新月異的升級之間的微小差異。像Condor Engineering的MIL-STD-1553、1.Mb和10 Mb的FlightCORE IP這樣的通信核心,提供了一種直接而靈活的方法,可有效地解決日益增長的功能和廢棄問題。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。