０ 引言

　　電力線載波通信（Power Line Communication，PLC）是實(shí)現(xiàn)中、低壓配電網(wǎng)智能化的一種重要通信方式。由于配電網(wǎng)的復(fù)雜性，電力線載波信道是典型的隨參信道，導(dǎo)致PLC技術(shù)適應(yīng)性和產(chǎn)品成熟性的驗(yàn)證比較困難。現(xiàn)有方法基于實(shí)際現(xiàn)場(chǎng)環(huán)境測(cè)試PLC性能時(shí)，測(cè)試線路需提前勘察、預(yù)約，重復(fù)測(cè)量費(fèi)時(shí)費(fèi)力，因此亟需研究PLC信道模擬技術(shù)及其模擬器實(shí)現(xiàn)方法，為在實(shí)驗(yàn)室內(nèi)搭建測(cè)試平臺(tái)進(jìn)行PLC性能的評(píng)估和優(yōu)化提供便利。

　　針對(duì)500 kHz以下的窄帶PLC信道，文獻(xiàn)[1]提出了基于現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array，F(xiàn)PGA)設(shè)計(jì)數(shù)字濾波器并實(shí)現(xiàn)信道傳輸函數(shù)模擬的方法。文獻(xiàn)[2]研發(fā)的信道模擬器實(shí)現(xiàn)了對(duì)低壓配電線路窄帶信道噪聲、傳輸函數(shù)的模擬，并基于模擬的信道環(huán)境完成了PLC性能評(píng)估。針對(duì)2 MHz以上的寬帶PLC信道，文獻(xiàn)[3]基于電力線信道的循環(huán)平穩(wěn)特征提出了時(shí)變信道的模擬方法。文獻(xiàn)[4]和文獻(xiàn)[5]則重點(diǎn)研究了基于FPGA的寬帶多輸入多輸出（Multiple Input Multiple Output，MIMO）PLC信道模擬方法。

　　基于靈活可靠的FPGA實(shí)現(xiàn)PLC信道模擬已成為發(fā)展趨勢(shì)。然而，目前大部分信道模擬研究工作主要集中在500 kHz以下的窄帶PLC信道，或2 MHz以上的寬帶PLC信道。值得注意的是，文獻(xiàn)[6]面向智能電網(wǎng)應(yīng)用，提出了150 kHz～10 MHz跨頻帶范圍內(nèi)基于信道認(rèn)知在線可定義的智能PLC技術(shù)，突破了傳統(tǒng)PLC窄帶和寬帶的頻率分割，使其可以根據(jù)現(xiàn)場(chǎng)電力線信道實(shí)際情況，在一個(gè)更寬的頻率范圍內(nèi)自適應(yīng)地選擇最佳工作頻率。因此，研究并實(shí)現(xiàn)滿(mǎn)足跨頻帶頻率范圍的PLC信道模擬方法，使其滿(mǎn)足更多樣化的PLC系統(tǒng)測(cè)試需求，成為需要解決的問(wèn)題。本文在電力線載波信道特性研究的基礎(chǔ)上，提出了一種基于FPGA的跨頻帶PLC信道模擬方法，可模擬通過(guò)現(xiàn)場(chǎng)測(cè)量取得的或基于模型的PLC信道噪聲、傳輸函數(shù)?；谒邪l(fā)的信道模擬器搭建了跨頻帶認(rèn)知PLC樣機(jī)測(cè)試環(huán)境，驗(yàn)證了信道模擬的準(zhǔn)確性。

1 電力線載波信道特性

　　1.1 噪聲特性

　　噪聲是描述電力線載波信道的重要特性。中、低壓電力線作為通信媒介時(shí)，其網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)復(fù)雜，連接負(fù)載眾多，且經(jīng)常發(fā)生變化，無(wú)法通過(guò)純粹的分析推導(dǎo)來(lái)表達(dá)它的特征，所以中、低壓電力線載波信道噪聲不同于普通的高斯白噪聲，且不能簡(jiǎn)單歸結(jié)為某種單一來(lái)源的噪聲，應(yīng)為多種性質(zhì)不同噪聲信號(hào)的疊加。電力線載波信道噪聲所呈現(xiàn)出的特征與地點(diǎn)、時(shí)間以及電網(wǎng)負(fù)載設(shè)備等干擾源都息息相關(guān)，且噪聲源之間是相互獨(dú)立存在的，噪聲類(lèi)型一般包括：有色背景噪聲、窄帶噪聲、工頻同步的周期脈沖噪聲、工頻異步的周期脈沖噪聲和異步脈沖噪聲[7]。

　　1.2 衰減特性

　　PLC信號(hào)在電力線載波信道上傳輸時(shí)，造成信號(hào)傳輸衰減的因素有很多，主要包括：線纜的集膚效應(yīng)損耗；絕緣材料的電介質(zhì)損耗；不對(duì)稱(chēng)波阻抗引起的輻射損耗；網(wǎng)絡(luò)分支引起的功分損耗；阻抗失配、網(wǎng)絡(luò)分支及線纜不連續(xù)點(diǎn)處引起的反射損耗；設(shè)備連接到網(wǎng)絡(luò)的負(fù)載阻抗損耗；發(fā)送端和接收端阻抗失配引起的耦合損耗；耦合模式失配損耗；多徑傳播引起的頻率選擇性衰落[8]。PLC信道衰減大體上隨著信號(hào)頻率的增大而增加，且在高頻頻段往往呈現(xiàn)出顯著的頻率選擇性特征。

2 基于FPGA的跨頻帶PLC信道模擬

　　2.1 系統(tǒng)構(gòu)成

　　跨頻帶PLC信道模擬器可以分為硬件和軟件兩部分，其中，硬件部分實(shí)現(xiàn)信道噪聲、傳輸函數(shù)的實(shí)時(shí)模擬，以及待測(cè)PLC模塊信號(hào)的耦合；軟件部分包括在電腦上實(shí)現(xiàn)的用于信道參數(shù)配置的用戶(hù)控制軟件以及FPGA程序。圖1給出了跨頻帶PLC信道模擬器硬件部分的組成，包括電源濾波模塊、電源模塊、模擬前端模塊、數(shù)據(jù)轉(zhuǎn)換模塊、數(shù)字電路模塊5個(gè)部分。

　　不間斷電源（Uninterruptible Power Supply，UPS）輸出220 V/50 Hz交流電為整個(gè)硬件部分供電。PLC發(fā)送和接收端分別通過(guò)線性阻抗穩(wěn)定網(wǎng)絡(luò)（Line Impedance Stabi-

　　lization Network，LISN）與UPS相連，LISN具有工頻低通特性并能對(duì)信道模擬器的接入阻抗進(jìn)行整定，同時(shí)也避免了PLC信號(hào)直接通過(guò)電源濾波模塊傳播。

　　電源模塊包含一個(gè)小變壓器和兩個(gè)電路板，可以將220 V交流電轉(zhuǎn)換為直流電+15 V和±5 V，分別為FPGA數(shù)字板和模擬前端（Analog Front-End，AFE）供電。

　　AFE模塊包含兩個(gè)分立的電路板。在接收板上集成有接收耦合器，它從PLC發(fā)送端接收信號(hào)，信號(hào)在輸入模數(shù)轉(zhuǎn)換器（Analog to Digital Converter，ADC）前先通過(guò)低通濾波器（Low Pass Filter，LPF）使其平滑。在LPF前和后分別連接了一個(gè)放大器來(lái)進(jìn)行信號(hào)衰減補(bǔ)償。在發(fā)送板上，經(jīng)過(guò)信道模擬器衰減后的PLC信號(hào)和產(chǎn)生的噪聲（分別由兩個(gè)高速數(shù)模轉(zhuǎn)換器（DAC）輸出）分別先通過(guò)相同的放大器，再通過(guò)相同的LPF，然后由兩個(gè)可變?cè)鲆娣糯笃鳎╒ariable Gain Amplifier，VGA）分別進(jìn)行放大或衰減。VGA的增益由兩個(gè)參考電壓決定，可實(shí)現(xiàn)自動(dòng)調(diào)節(jié)信道模擬器的輸出信噪比（Signal to Noise Ratio，SNR）。兩個(gè)參考電壓由一個(gè)雙通道DAC輸出，DAC由FPGA產(chǎn)生的數(shù)字信號(hào)控制。最后，放大/衰減后的信號(hào)和噪聲相加并通過(guò)線性驅(qū)動(dòng)放大后，再經(jīng)發(fā)送耦合器送至PLC接收端。

　　數(shù)據(jù)轉(zhuǎn)換模塊同樣分為兩個(gè)電路板，一個(gè)用于接收輸入信號(hào)，含1個(gè)14 bit高速ADC；另一個(gè)用于發(fā)送輸出信號(hào)，含2個(gè)14 bit高速DAC。

　　數(shù)字電路模塊是兩個(gè)FPGA板的結(jié)合，其中，Cyclone III FPGA板利用存儲(chǔ)下載的配置信息完成對(duì)電力線載波信道噪聲、傳輸函數(shù)的實(shí)時(shí)模擬，是整個(gè)跨頻帶PLC信道模擬器的核心；Cyclone II FPGA板提供串口功能，用于Cyclone III FPGA板和控制電腦的連接。

　　2.2 噪聲模擬方法

　　基于FPGA的跨頻帶PLC信道模擬器可以模擬四種不同類(lèi)型的噪聲：有色背景噪聲、窄帶噪聲、周期脈沖噪聲（含工頻同步的周期脈沖噪聲、工頻異步的周期脈沖噪聲）和非周期脈沖噪聲（異步脈沖噪聲）。上述噪聲互相之間可以建模為具有不相關(guān)性。PLC信道噪聲模擬的基本原理如圖2所示，其中，ANB、ABG、API和ANI分別代表FPGA模擬不同類(lèi)型噪聲時(shí)的控制參數(shù)。以下重點(diǎn)介紹有色背景噪聲和窄帶噪聲的模擬。

　　有色背景噪聲主要是由一系列低功率噪聲源所產(chǎn)生噪聲的疊加引起，噪聲水平隨頻率的升高而降低，典型功率譜密度約在-120 dB(V2/Hz)～-140 dB(V2/Hz)之間。為模擬有色背景噪聲，本文采用白噪聲經(jīng)過(guò)整形濾波的方法。此處的濾波器采用了有限長(zhǎng)單位沖激響應(yīng)（Finite Impulse Response，F(xiàn)IR）濾波器實(shí)現(xiàn)，同時(shí)白噪聲通過(guò)偽隨機(jī)序列產(chǎn)生。設(shè)計(jì)偽隨機(jī)序列通過(guò)反饋移位寄存器獲得，如圖3所示。移位寄存器中的兩個(gè)比特信息經(jīng)異或操作后反饋至輸入端，同時(shí)輸出比特信息循環(huán)反饋至寄存器的第一個(gè)比特。為獲得M-bit的偽隨機(jī)序列，可以采用以下兩種方法：一是串行地從移位寄存器中取出M個(gè)比特信息，二是并行地構(gòu)建M個(gè)具有不同配置的單比特產(chǎn)生器。

　　窄帶噪聲具有頻率選擇性特征，其噪聲強(qiáng)度因地、因時(shí)而變，噪聲源多為中短波無(wú)線電信號(hào)。窄帶噪聲可以被視為一種經(jīng)相位調(diào)制的諧波，其功率譜密度分布在較窄的頻率范圍內(nèi)，產(chǎn)生窄帶噪聲等同于產(chǎn)生經(jīng)相位調(diào)制的諧波。在FPGA中產(chǎn)生正弦曲線一般采用查表法，具體步驟如下：首先，在一個(gè)完整的周期內(nèi)采樣一個(gè)正弦波形，并且存儲(chǔ)NPer個(gè)值在表中；其次，在采樣率fa下，所存儲(chǔ)的值被周期性讀出，相位間隔為INC，即每INC個(gè)值中讀取一個(gè)值；然后基于所讀取的值重建正弦信號(hào)。采用這種方法，可以獲得相應(yīng)的正弦信號(hào)，其頻率為：

　　按照奈奎斯特第一準(zhǔn)則，最大可能的相位間隔INCmax為NPer/2-1，最小可能的相位間隔INCmin為1。這樣即可通過(guò)調(diào)整相位間隔來(lái)獲得最終希望產(chǎn)生的正弦信號(hào)頻率。相位調(diào)制的步驟如下：考慮某存儲(chǔ)相應(yīng)值的表格，采樣率fa，初始化相位間隔INC為INC0，并在每讀取Nmod個(gè)采樣值后將其加1或減1（需要控制在±INC范圍內(nèi)）。上述線性相位調(diào)制的信號(hào)頻率為：

　　獲得所調(diào)制的信號(hào)帶寬為：

　　2.3 傳輸函數(shù)模擬方法

　　考慮實(shí)測(cè)的PLC信道參數(shù)，通常有兩種方法可以用于基于FPGA的信道模擬，即在時(shí)域上采用FIR濾波器，或在頻域上采用快速卷積法。

　　當(dāng)在時(shí)域上采用FIR濾波方法時(shí)，設(shè)經(jīng)采樣的信道傳輸函數(shù)為H(k)，則相應(yīng)的信道沖激響應(yīng)h(n)可以通過(guò)離散傅里葉變換（Discrete Fourier Transform，DFT）獲得，如式(5)所示，其中，L為FIR濾波器的階數(shù)?；贔PGA實(shí)現(xiàn)FIR濾波器的示意圖如圖4所示。本方法具有結(jié)構(gòu)簡(jiǎn)單的優(yōu)點(diǎn)，不足之處在于其所需硬件資源相對(duì)較多，并且復(fù)雜度隨著濾波器的階數(shù)增加而線性增長(zhǎng)。

　　當(dāng)在頻域上采用快速卷積法時(shí)，根據(jù)時(shí)域卷積定理，兩個(gè)向量在時(shí)域的卷積等于兩個(gè)向量的傅里葉變換結(jié)果在頻域上直接相乘?；谶@一思路，跨頻帶PLC信道模擬器實(shí)現(xiàn)快速卷積方法的示意圖如圖5所示。其中，M為輸入信號(hào)塊長(zhǎng)度，經(jīng)補(bǔ)零后，每個(gè)塊的長(zhǎng)度變?yōu)镹=M+L；N代表信道傳輸函數(shù)向量的長(zhǎng)度，該參數(shù)預(yù)先配置在FPGA中。經(jīng)DFT后，與傳輸函數(shù)標(biāo)量相乘，再作逆離散傅里葉變換(Inverse Discrete Fourier Transform，IDFT)，即獲得了經(jīng)過(guò)信道后的信號(hào)?？紤]到相鄰信號(hào)塊之間尾部有重疊，因此需要在輸出移位寄存器進(jìn)行反饋。本方法所需硬件資源較少，由于是逐塊信號(hào)進(jìn)行操作，故傳輸函數(shù)的模擬存在一定時(shí)延。

3 實(shí)際信道模擬結(jié)果

　　實(shí)際模擬選取我國(guó)北方某城市一段長(zhǎng)約650 m的10 kV中壓架空線路進(jìn)行信道測(cè)試，用以獲得信道噪聲和傳輸函數(shù)模擬的必要參數(shù)。把測(cè)試獲取的參數(shù)通過(guò)用戶(hù)控制軟件輸入所研發(fā)的跨頻帶PLC信道模擬器中，即模擬獲得吻合現(xiàn)場(chǎng)中壓架空線路信道實(shí)際情況的信道傳輸函數(shù)和背景噪聲，如圖6所示。所測(cè)試中壓架空線路分支較少，信道傳輸函數(shù)模值（衰減）約為-20 dB左右，噪聲相對(duì)幅值約為-40 dB左右，信道具有頻率選擇性，且模擬的頻率范圍滿(mǎn)足跨頻帶要求。

4 基于跨頻帶信道模擬器的PLC測(cè)試

　　基于跨頻帶PLC信道模擬器，可以方便地在實(shí)驗(yàn)室環(huán)境下對(duì)PLC進(jìn)行測(cè)試。本節(jié)以作者所在課題組研發(fā)的跨頻帶認(rèn)知PLC系統(tǒng)樣機(jī)為例，開(kāi)展基于跨頻帶信道模擬器的PLC樣機(jī)性能測(cè)試，測(cè)試環(huán)境如圖7所示。

　　所搭建的測(cè)試環(huán)境包括PLC主站、PLC從站、跨頻帶PLC信道模擬器、衰減器和電腦?？珙l帶認(rèn)知PLC樣機(jī)可以在150 kHz～10 MHz的頻率范圍內(nèi)，根據(jù)信道實(shí)際情況自適應(yīng)地選擇最佳頻段進(jìn)行通信。這里，PLC主站通過(guò)由信道模擬器模擬出的下行鏈路與PLC從站連接，PLC從站則經(jīng)由衰減器模擬的上行鏈路與PLC主站連接。電腦用于完成對(duì)信道模擬器的控制，以及信道噪聲、傳輸函數(shù)參數(shù)輸入等功能。

　　基于圖6模擬獲得的中壓電力線載波信道特性進(jìn)行PLC主站與從站間的通信測(cè)試，PLC樣機(jī)會(huì)自適應(yīng)地選擇最佳工作頻率。實(shí)際測(cè)試結(jié)果為：對(duì)于主站至從站的下行鏈路，樣機(jī)選擇了中心頻點(diǎn)為4 925 kHz、帶寬為1 250 kHz的頻段作為工作頻段。相比其他頻段，5 MHz附近信道的衰減和背景噪聲較小，信道條件較理想，故PLC樣機(jī)選擇在該頻段建立通信鏈路，這與樣機(jī)在該中壓架空線路實(shí)際信道環(huán)境下的選頻測(cè)試結(jié)果一致。通過(guò)對(duì)比現(xiàn)場(chǎng)實(shí)際信道與模擬信道條件下的PLC樣機(jī)測(cè)試結(jié)果，驗(yàn)證了信道模擬器的有效性。

5 總結(jié)

　　本文提出并實(shí)現(xiàn)的基于FPGA的跨頻帶PLC信道模擬方法，可以在實(shí)驗(yàn)室中提供接近現(xiàn)場(chǎng)實(shí)際信道情況的測(cè)試環(huán)境，通過(guò)FPGA模擬電力線載波信道噪聲、傳輸函數(shù)，為PLC技術(shù)的測(cè)試與優(yōu)化提供便利。基于所研發(fā)的信道模擬器建立了跨頻帶認(rèn)知PLC測(cè)試環(huán)境，驗(yàn)證了模擬器可在150 kHz～10 MHz的跨頻帶頻率范圍內(nèi)工作，實(shí)現(xiàn)了現(xiàn)場(chǎng)中壓信道傳輸函數(shù)和噪聲的準(zhǔn)確再現(xiàn)。基于FPGA模擬PLC信道是未來(lái)的發(fā)展方向，擬將針對(duì)時(shí)變信道、雙向信道模擬等方面開(kāi)展進(jìn)一步研究。

參考文獻(xiàn)

　　[1] LIU W Q，MARTIN S，DOSTERT K.Advanced emulation ofchannel transfer functions for performance evaluation of powerline modems[C].Proceedings of IEEE International Symposium on Power Line Communications and Its Applica-tions(ISPLC)，2011：446-451.

　　[2] LIU W Q，MARTIN S，DOSTERT K.Channel characterizationand system verification for narrowband power line communi-cation in smart grid applications[J].IEEE Communications Magazine，2011，49(12)：28-35.

　　[3] CANETE F J，DIEZ L，CORTES J A，et al.Time-varying channel emulator for indoor power line communications[C].Proceedings of IEEE Global Communications Conference(GLOBECOM)，2008.

　　[4] WELING N.Flexible FPGA-based powerline channel emula-tor for testing MIMO-PLC，neighborhood networks，hidden node or VDSL coexistence scenarios[C].Proceedings of IEEE ISPLC，2011：12-17.

　　[5] WELING N，ENGELEN A，THIEL S.Broadband MIMO powerline channel emulator[C].Proceedings of IEEE ISPLC，2014：105-110.

　　[6] LIU W L，BUMILLER G，GAO H J.On(power-) line defined PLC system[C].Proceedings of IEEE ISPLC，2014：81-86.

　　[7] GOTZ M，RAPP M，DOSTERT K.Power line channel char-acteristics and their effect on communication system design[J].IEEE Communications Magazine，2004，42(4)：78-86.

　　[8] OPERA.Effect of channel characterisation on PHY- part A，EC/IST FP6 Project No 507667，2004.

　　[9] ZIMMERMANN M，DOSTERT K.A multipath model for thepowerline channel[J].IEEE Transactions on Communications，2002，50(4)：553-559.