0 引言

    機(jī)載脈沖多普勒雷達(dá)是應(yīng)用多普勒效應(yīng)并以頻譜分離技術(shù)抑制各類背景雜波的脈沖雷達(dá)，具有提高預(yù)警、對(duì)付低空突防目標(biāo)和攻擊地面目標(biāo)的能力^[1]。多普勒雷達(dá)以一定頻率發(fā)射高頻能量矩形脈沖波，每次發(fā)射為同頻連續(xù)的若干相干脈沖波串，各次發(fā)射的頻率有所差別且時(shí)間間隔大約為100 μs~300 μs。機(jī)載雷達(dá)回波存儲(chǔ)設(shè)備需要對(duì)大量的正交兩路回波數(shù)據(jù)進(jìn)行高速采集，同時(shí)完成數(shù)據(jù)的可靠存儲(chǔ)以待飛機(jī)反航后進(jìn)行數(shù)據(jù)回讀與分析。傳統(tǒng)的雷達(dá)回波多路數(shù)據(jù)記錄儀大多采用控制總線來實(shí)現(xiàn)各路數(shù)據(jù)的實(shí)時(shí)記錄，這種方式具有操作方便、靈活性強(qiáng)、易于實(shí)現(xiàn)等優(yōu)點(diǎn)^[2]。但是機(jī)載環(huán)境復(fù)雜，傳統(tǒng)的總線控制型數(shù)據(jù)記錄設(shè)備的穩(wěn)定性與可靠性不高，存儲(chǔ)容量小，傳輸速率低。并且如果發(fā)生空難，存儲(chǔ)設(shè)備跌落將經(jīng)受高沖擊、高溫等惡劣環(huán)境，數(shù)據(jù)的有效回讀很難實(shí)現(xiàn)，設(shè)備的可靠性大大降低。針對(duì)此，本文提出一種基于FPGA的抗高沖擊雷達(dá)回波存儲(chǔ)系統(tǒng)。

1 系統(tǒng)總體方案設(shè)計(jì)

    隨著雷達(dá)成像技術(shù)向高分辨率方向發(fā)展，對(duì)雷達(dá)回波存儲(chǔ)設(shè)備在容量與速度方面都提出了更高的要求。本文所設(shè)計(jì)的存儲(chǔ)系統(tǒng)接收多普勒雷達(dá)數(shù)字信號(hào)處理機(jī)處理后的I、Q兩路正交加密信號(hào)，每一路的傳輸速率最大可達(dá)160 MB/s，單路存儲(chǔ)容量不少于60 GB。系統(tǒng)設(shè)計(jì)采用模塊化思想，主要分為以下幾大部分：信號(hào)調(diào)理模塊、FPGA邏輯控制單元、Flash存儲(chǔ)陣列、讀數(shù)模塊等。系統(tǒng)框圖如圖1所示。

    具體工作過程為：系統(tǒng)上電后各模塊初始化，處理機(jī)輸出的回波信號(hào)經(jīng)過信號(hào)調(diào)理模塊被送入A/D轉(zhuǎn)換電路與捕捉觸發(fā)電路，A/D部分輸出14位并行LVDS信號(hào)，隔離后在FPGA控制下經(jīng)FIFO緩存至Flash存儲(chǔ)陣列中。記錄完成后通過讀數(shù)模塊可以進(jìn)行數(shù)據(jù)回讀，以便在上位機(jī)中對(duì)數(shù)據(jù)進(jìn)行分析處理。

2 系統(tǒng)主要模塊設(shè)計(jì)

2.1 信號(hào)調(diào)理模塊

    該模塊的作用是對(duì)信號(hào)進(jìn)行初步處理，包括增益調(diào)整、隔離、阻抗匹配、濾波等，使得信號(hào)滿足進(jìn)入后續(xù)電路的要求。其結(jié)構(gòu)圖如圖2所示。

    雷達(dá)整個(gè)發(fā)射周期內(nèi)的信號(hào)量是巨大的，一分鐘即可產(chǎn)生約3 GB的數(shù)據(jù)量。而在整個(gè)周期中信號(hào)的占空比卻是很小的，所以系統(tǒng)只需要存儲(chǔ)有回波信號(hào)段內(nèi)的信號(hào)?；夭ú蹲诫娐诽峁┝舜鎯?chǔ)開始的觸發(fā)信號(hào)。根據(jù)多普勒雷達(dá)回波信號(hào)的特點(diǎn)，在捕捉電路中設(shè)計(jì)了三級(jí)檢測(cè)機(jī)制，以實(shí)現(xiàn)有效信號(hào)的準(zhǔn)確捕捉，如圖3所示。目標(biāo)回波的脈沖寬度是0.2 μs~0.5 μs，而噪聲脈沖通常是瞬時(shí)的、隨機(jī)的^[4]。所以通過過零檢測(cè)所設(shè)門限的可能是噪聲脈沖，下一級(jí)的脈寬檢測(cè)則有效避免了誤觸發(fā)。在第三級(jí)檢測(cè)中考慮到兩路正交信號(hào)是同時(shí)到達(dá)的，滿足此條件才會(huì)產(chǎn)生觸發(fā)信號(hào)。同時(shí)，在FIFO中預(yù)留一段空間可存放N個(gè)采樣值，F(xiàn)IFO中的數(shù)據(jù)是實(shí)時(shí)更新的，始終保持最新的N個(gè)回波數(shù)據(jù)。當(dāng)觸發(fā)信號(hào)來臨時(shí)，有效的回波數(shù)據(jù)才會(huì)經(jīng)FIFO緩存進(jìn)入Flash中，而觸發(fā)前的那一部分信號(hào)也被很好地保留下來。

2.2 FPGA控制模塊

    考慮設(shè)計(jì)要求等實(shí)際情況，F(xiàn)PGA主控芯片采用的是CycloneIII系列EP3C16F256CN。該芯片有著豐富的片內(nèi)資源，采用BAG封裝形式，具有LVDS差分接口。設(shè)計(jì)時(shí)可在QusrtusII中直接調(diào)用IP核altlvde_rx(RLVDS)來與ADS6142的LVDS接口相連。此IP核具有在外部時(shí)鐘的控制下完成多路并行數(shù)據(jù)的同步接收、串并轉(zhuǎn)換和數(shù)據(jù)緩沖的能力^[2]。該主控芯片可以很好地完成LVDS信號(hào)的傳輸。同時(shí)，為確保存儲(chǔ)系統(tǒng)的高可靠性，ECC校驗(yàn)也是NAND Flash所必須的，該功能在FPGA中通過調(diào)用IP核實(shí)現(xiàn)。

2.3 存儲(chǔ)模塊

    存儲(chǔ)部分選用的是三星公司的第二代NAND Flash芯片K9GBG08U0A，內(nèi)部有2個(gè)2 GB的芯片疊加，總?cè)萘繛? GB。具有存儲(chǔ)容量大、數(shù)據(jù)掉電不易丟失的特點(diǎn)^[3]。其讀寫擦等控制均由FPGA完成。

    為滿足每路數(shù)據(jù)存儲(chǔ)容量不少于60 GB的設(shè)計(jì)要求，在每一路中都采用16片存儲(chǔ)芯片組成的存儲(chǔ)陣列。每4片組成一組進(jìn)行字?jǐn)U充，每4組進(jìn)行位擴(kuò)充。形成位寬32 bit、總?cè)萘?28 GB的存儲(chǔ)陣列，實(shí)現(xiàn)大容量數(shù)據(jù)存儲(chǔ)的目的。存儲(chǔ)陣列如圖4所示。

    針對(duì)Flash存入速率較慢、傳輸速率無法達(dá)到要求的情況，本文在位擴(kuò)展的同時(shí)，采取流水線操作的技巧來使數(shù)據(jù)的存儲(chǔ)速率成倍提高。流水線方式主要是利用芯片自主編程時(shí)間向下一級(jí)存儲(chǔ)單元寫入數(shù)據(jù)，形成流水式的數(shù)據(jù)傳輸^[2]。先加載前一級(jí)存儲(chǔ)單元的地址和數(shù)據(jù)，數(shù)據(jù)加載完畢之后，這一級(jí)進(jìn)入自動(dòng)編程階段^[2]。這一級(jí)的編程時(shí)間與下一級(jí)地址、數(shù)據(jù)加載時(shí)間是重合的，如此便可省去每一級(jí)編程等待時(shí)間。各級(jí)如此反復(fù)操作形成流水式操作模式。每一組可實(shí)現(xiàn)的數(shù)據(jù)存儲(chǔ)速率為40 MB/s，每一路中4組同時(shí)進(jìn)行可視為并行32位數(shù)據(jù)傳輸，速率可達(dá)40×4=160 MB/s，實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)哪康摹?/p>

2.4 讀數(shù)模塊

    本系統(tǒng)采用由LabVIEW所設(shè)計(jì)的上位機(jī)軟件，通過USB3.0接口發(fā)送讀數(shù)與擦除等命令。Flash的讀寫擦都有自己固定的時(shí)序，讀數(shù)階段也采用流水式方法從存儲(chǔ)陣列中讀出數(shù)據(jù)。讀數(shù)時(shí)產(chǎn)生的ECC校驗(yàn)碼會(huì)與存數(shù)時(shí)產(chǎn)生的校驗(yàn)碼通過異或比較，比較的結(jié)果判斷所存數(shù)據(jù)是否需要糾錯(cuò)。

3 系統(tǒng)抗沖擊分析

    本系統(tǒng)的工作環(huán)境惡劣，飛機(jī)上的強(qiáng)振動(dòng)以及發(fā)生墜落后瞬間伴隨著的強(qiáng)大沖擊力，這些都有可能對(duì)內(nèi)部的電路板造成破壞。本文對(duì)機(jī)械殼體與填充進(jìn)行合理的設(shè)計(jì)，采取兩級(jí)保護(hù)，以確保系統(tǒng)在高壓力、高沖擊環(huán)境下內(nèi)部電路可以正常工作。最后，對(duì)所設(shè)計(jì)的殼體在ANSYS13.0中進(jìn)行抗沖擊試驗(yàn)仿真。

3.1 防護(hù)結(jié)構(gòu)設(shè)計(jì)

    本系統(tǒng)共有三塊電路板：1號(hào)信號(hào)調(diào)理板、2號(hào)Flash存儲(chǔ)版、3號(hào)FPGA控制板。其中2號(hào)板作為數(shù)據(jù)的存儲(chǔ)部分最為重要。設(shè)備在遭受強(qiáng)沖擊受損后，只要2號(hào)板是完整的便可正常回讀數(shù)據(jù)。所以將2號(hào)板置于核心位置，其機(jī)構(gòu)圖如圖5所示。

    殼體設(shè)計(jì)為圓柱體，因其在相同材料下比其他形狀殼體強(qiáng)度更高。圓柱殼體360°對(duì)稱，而立方體每條棱和棱角處易出現(xiàn)應(yīng)力集中，使殼體變形或損壞^[6]。綜合考慮各種緩沖材料的彈性模量、伸長(zhǎng)率與強(qiáng)度，選用高強(qiáng)度合金鋼作為機(jī)械外殼，泡沫鋁作為內(nèi)層防護(hù)，外層用橡膠填充，內(nèi)層采用環(huán)氧樹脂進(jìn)行灌封。

    高強(qiáng)度合金鋼經(jīng)特殊熱處理達(dá)到適當(dāng)硬度，硬度過低會(huì)導(dǎo)致殼體變形，硬度過高使材料脆性增加，結(jié)構(gòu)易碎裂。環(huán)氧樹脂固化成型后，具有硬度高、絕緣、耐腐蝕、耐老化、耐冷熱沖擊等特性^[5]。泡沫鋁是一種可通過改變密度調(diào)節(jié)彈性模量且各向同性的金屬材料，具有較高的抗彎剛度和沖擊波吸收能力^[6]。選用的這些緩沖材料都有較大的彈性模量，在高沖作用下首先通過自身變形吸收一大部分能量。在緩沖作用下，沖擊力幅值變小、脈寬變寬，將損壞程度降至最低，提高殼體的耐抗性。

3.2 仿真與分析

    材料模型與仿真參數(shù)選取的好壞會(huì)直接影響仿真效果。在查閱各類文獻(xiàn)的基礎(chǔ)上，選取了仿真所用的材料模型以及材料密度、楊氏模量、泊松比等相關(guān)參數(shù)，如表1所示。

    在仿真中，做出如下假設(shè)^[6]：

    (1)殼體各部分均勻連續(xù)，整個(gè)結(jié)構(gòu)視為剛體，不計(jì)邊界效應(yīng)，無初始應(yīng)力。

    (2)沖擊力方向單一，不計(jì)重力。

    (3)沖擊過程視為絕熱過程。

    采用網(wǎng)格曲線，劃分方式為AutoMesh法，此種網(wǎng)格劃分方法對(duì)規(guī)則性立方體的受力分析具有比較高的精度。沿圓柱面法向方向施加峰值大小為50 000 g、脈寬為2.3 μs的瞬時(shí)作用力。仿真分析得出形變圖如圖6所示。由仿真形變圖得知中心位置2號(hào)板在沖擊峰值處所受沖擊載荷經(jīng)緩沖可降至3%以下，屈服應(yīng)力處于內(nèi)層防護(hù)可承受范圍。

4 實(shí)驗(yàn)結(jié)果與分析

    圖7為實(shí)驗(yàn)中一組Flash的時(shí)序仿真圖。fosc_j為時(shí)鐘信號(hào)，8位片選信號(hào)ce按流水線控制方式依次被拉低，使并行8位數(shù)據(jù)存儲(chǔ)至Flash陣列中。

    使用信號(hào)發(fā)生器對(duì)整個(gè)存儲(chǔ)系統(tǒng)進(jìn)行驗(yàn)證，輸入一路方波信號(hào)，使系統(tǒng)上電、觸發(fā)，存儲(chǔ)完成后，對(duì)已灌封好且已存儲(chǔ)好數(shù)據(jù)的設(shè)備進(jìn)行馬歇特錘模擬跌落實(shí)驗(yàn)，施加峰值為50 000 g，脈寬為30 μs的加速度信號(hào)。經(jīng)模擬跌落實(shí)驗(yàn)后的殼體破損，但內(nèi)部電路板完好，取出2號(hào)存儲(chǔ)板通過讀數(shù)接口進(jìn)行數(shù)據(jù)回讀。所讀取的數(shù)據(jù)波形如圖8所示。

5 結(jié)論

    本文設(shè)計(jì)了基于硬件控制的抗高沖擊機(jī)載雷達(dá)回波存儲(chǔ)系統(tǒng)，并對(duì)主要模塊進(jìn)行了詳細(xì)分析。系統(tǒng)以FPGA為主控單元，并提出合理的機(jī)械結(jié)構(gòu)設(shè)計(jì)。軟件時(shí)序仿真與沖擊實(shí)驗(yàn)表明：基于流水線的控制邏輯使存儲(chǔ)速率可達(dá)160 MB/s，存儲(chǔ)陣列的設(shè)計(jì)使存儲(chǔ)容量高達(dá)128 GB，且在承受50 000 g沖擊加速度下，內(nèi)部電路不損壞，數(shù)據(jù)可有效回讀，實(shí)現(xiàn)了抗高沖擊高速大容量存儲(chǔ)系統(tǒng)的設(shè)計(jì)。

參考文獻(xiàn)

[1] 韓放.脈沖多普勒雷達(dá)信號(hào)處理仿真研究[D].哈爾濱：哈爾濱工程大學(xué)，2007.

[2] 任敏.基于FPGA的雙通道機(jī)載數(shù)據(jù)存儲(chǔ)系統(tǒng)設(shè)計(jì)[D].太原：中北大學(xué)，2015.

[3] 張文棟.存儲(chǔ)測(cè)試系統(tǒng)的設(shè)計(jì)理論及其應(yīng)用[M].北京：高等教育出版社，2002.

[4] 李延松，張?zhí)N玉，胡修林，等.雷達(dá)高度表回波捕獲技術(shù)研究[J].華中理工大學(xué)學(xué)報(bào)，1999(5)：33-35.

[5] 劉建偉，裴東興，尤文斌，等.回收式固態(tài)彈載記錄儀抗高沖擊設(shè)計(jì)[J].傳感技術(shù)學(xué)報(bào)，2012(8)：1045-1048.

[6] 靳書云，靳鴻，張艷兵，等.彈載加速度數(shù)據(jù)記錄儀抗高沖擊設(shè)計(jì)[J].傳感技術(shù)學(xué)報(bào)，2014(4)：463-466.

[7] Liu Xiangyang，Zhou Zhengguang，Liao Guisheng，et al.Method for channel equalization based on echo data in airborn radar[J].Acta Electronica Sinica，2009，37(3)：658-663.