《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 業(yè)界動(dòng)態(tài) > 555電路組成晶體管測(cè)試儀電路圖

555電路組成晶體管測(cè)試儀電路圖

2016-08-22
關(guān)鍵詞: ADI FPGA DSP

        圖中所示是用555組成一個(gè)簡(jiǎn)單的晶體管測(cè)試儀電路.

PF8$BEVNSJG)ZW087_KPGBJ.png

        圖示線路是將555接成一個(gè)典型的無穩(wěn)態(tài)多諧振蕩器電路,用它主要可測(cè)NPN三極管的好壞及估計(jì)B值.將待測(cè)的晶體三極

ALH)CZ8U{48VW%TKK%WC}BG.png

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請(qǐng)及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。