摘 要： 在Cadence公司慶祝Virtuoso發(fā)布25周年之際，推出了新一代的IC617，新版本帶來(lái)了更新，更強(qiáng)大的支持功能，采用領(lǐng)先的模擬驗(yàn)證技術(shù)，全平臺(tái)性能提升10倍以上。在Virtuoso ADE設(shè)計(jì)環(huán)境，仿真器MMSIM,和版圖設(shè)計(jì)都做了很多重要的升級(jí)。筆者作為一名模擬電路設(shè)計(jì)工程師，有幸體驗(yàn)了這個(gè)全新的版本，借此平臺(tái)，向廣大同仁介紹使用心得一二。
關(guān)鍵詞： IC617 Virtuoso；混合電路；版圖設(shè)計(jì)
1 概況
從事模擬集成電路設(shè)計(jì)的工程師都了解，目前占主要市場(chǎng)模擬電路設(shè)計(jì)工具的是Cadence公司的Virtuoso工具，該產(chǎn)品目前已支持更先進(jìn)的工藝節(jié)點(diǎn)，完成16/14 nm工藝設(shè)計(jì)，10 nm/7 nm設(shè)計(jì)鞏固及工藝廠驗(yàn)證，緊跟工藝的發(fā)展，正在5 nm工藝電路的開發(fā)和支持。
Virtuoso作為行業(yè)的領(lǐng)導(dǎo)者，發(fā)明了schematic驅(qū)動(dòng)的設(shè)計(jì)理念，約束驅(qū)動(dòng)設(shè)計(jì)，目前提出了全新的設(shè)計(jì)理念，那就是電感知驅(qū)動(dòng)概念，并在IC617工具設(shè)計(jì)中體現(xiàn)出來(lái)。
同時(shí)Virtuoso工具提高了混合信號(hào)電路的驗(yàn)證和實(shí)現(xiàn)能力，新的設(shè)計(jì)套件Virtuoso ADE verifier加入模擬設(shè)計(jì)工具產(chǎn)品線。該工具的run plan功能大幅提升了模擬IP的驗(yàn)證效率，也大大提高了團(tuán)隊(duì)的設(shè)計(jì)效率。圖1 顯示了Virtuoso ADE verifier與其他ADE工具的交互關(guān)系。
圖1 Virtuoso ADE verifier與
ADE套件的交互
2 Virtuoso ADE產(chǎn)品套件介紹
2.1 模擬分析工具Virtuoso ADE Explorer
Virtuoso ADE Explorer套件功能在電路設(shè)計(jì)的初期，幫助工程師提供一種高度交互，測(cè)試平臺(tái)分析工具。該工具有如下重要功能：
(1)提供來(lái)自于統(tǒng)計(jì)采樣的蒙特卡洛和corner分析，而不需要第三方的工具，所有需要的工具都被集成在一個(gè)工具里
(2)提供交互式的器件參數(shù)調(diào)試模式，在Spectre家族仿真器中可以快速得到仿真結(jié)果。
(3)在電路設(shè)計(jì)圖中提供一個(gè)唯一的高性能視窗來(lái)輔助拖拉，仿真波形顯示等操作。
(4)Spectre可以檢查和輔助檢測(cè)動(dòng)態(tài)和靜態(tài)電學(xué)失誤，在仿真過(guò)程中可能引起失敗，所以用戶不必去復(fù)查上Gbyte的數(shù)據(jù)。
在此，筆者體驗(yàn)到的參數(shù)在線調(diào)試這個(gè)功能非常的重要，以前的工具中需要在另外的窗口中跑仿真，設(shè)置仿真參數(shù)，仿真結(jié)果出來(lái)后需要來(lái)回切換電路圖與仿真波形，來(lái)調(diào)試，新的工具在原理圖中就能在線調(diào)試，效率非常高，并且簡(jiǎn)化了操作。圖2 顯示了在線參數(shù)調(diào)試的操作界面。
圖2 參數(shù)在線調(diào)試功能
2.2 模擬組裝工具Virtuoso ADE Assembler
在Virtuoso ADE Explore的基礎(chǔ)上，使用Virtuoso ADE Assembler，該平臺(tái)集成了功能強(qiáng)大的多種先進(jìn)分析測(cè)試。該工具有如下重要功能：
(1)加快單用戶回歸測(cè)試，可以簡(jiǎn)單采取拖拉的方式來(lái)創(chuàng)建仿真條件。
(2)采用清晰、簡(jiǎn)化的語(yǔ)言改進(jìn)了回歸測(cè)試的腳本。
(3)包含了本地和全局的優(yōu)化算法，來(lái)輔助設(shè)計(jì)中心。
(4)具有從定義的Corner中改進(jìn)最差corner的能力，并優(yōu)化器件參數(shù)來(lái)優(yōu)化以上corner。
(5)可重用設(shè)計(jì)，可以把設(shè)計(jì)從一個(gè)流程中移植到另一個(gè)設(shè)計(jì)中。
筆者認(rèn)為Run Plan是 Assembler的一個(gè)典型的功能，其可以用一次單獨(dú)的操作，就可以實(shí)現(xiàn)創(chuàng)建多參數(shù)設(shè)置和仿真運(yùn)行。同時(shí)可以進(jìn)行回歸流程和允許用戶同時(shí)運(yùn)行多種模式。圖3展示了Run plan的操作界面。
RUN Plan的應(yīng)用場(chǎng)景主要為：利用IC617的優(yōu)化工具對(duì)設(shè)計(jì)進(jìn)行優(yōu)化，包括本地，全局優(yōu)化，Corner優(yōu)化；利用簡(jiǎn)單的skill把上述優(yōu)化后的最佳設(shè)計(jì)點(diǎn)的電路參數(shù)自動(dòng)加載到測(cè)試平臺(tái)中；同時(shí)對(duì)舊有設(shè)計(jì)如果電路結(jié)構(gòu)變化不大，可以對(duì)Porting/optimization和后續(xù)PVT/MC仿真進(jìn)行流程固化，提高驗(yàn)證完備性。
2.3 模擬驗(yàn)證工具Virtuoso ADE Verifier
第一次在Virtuoso模擬產(chǎn)品平臺(tái)中集成了電路驗(yàn)證工具功能。在Virtuoso ADE Explorer和Asembler中可以啟動(dòng)，ADE Verifier，規(guī)范模擬全設(shè)計(jì)驗(yàn)證方法。該工具有如下重要功能：
(1)提供完整的回歸驗(yàn)證環(huán)境，把所有設(shè)計(jì)工程師的模擬模塊集中到一起，避免丟失他們的操作。
(2)提供一種易于閱讀模擬模塊的電路狀態(tài)板，移除guesswork。
(3)多語(yǔ)言支持容易學(xué)習(xí)曲線。
(4)為模擬電路世界與擴(kuò)展的、好定義的數(shù)字流程提供一座橋梁。
新的Virtuoso ADE驗(yàn)證技術(shù)和Assembler run plan 功能使我們的設(shè)計(jì)團(tuán)隊(duì)更加的高效。通過(guò)實(shí)驗(yàn)證明，使用新的Virtuoso ADE工具，可以使模擬IP驗(yàn)證效率提高30%以上。
圖3 Run plan的操作界面
3 仿真工具M(jìn)MSIM的提升
MMSIM是電路仿真器，新一代的IC617主要帶來(lái)4個(gè)主要方面的革新：
(1)Fastspice-XPS革新內(nèi)容：存儲(chǔ)仿真器的性能，混合信號(hào)的fastspice，AMSD-XPS/Virtuoso等工具。
(2)Analog/RF仿真：Spectre APS領(lǐng)先的性能和精度，Virtuoso流程支持電路檢查，斷言和交互仿真，增強(qiáng)了RF環(huán)境和RF仿真。
(3)先進(jìn)的工藝節(jié)點(diǎn)：10/7nmEM（電遷移）特性，已經(jīng)合作開發(fā)下一個(gè)工藝節(jié)點(diǎn)。
(4)可靠性設(shè)計(jì)：EM(電遷移)/IR(電流跌落),自發(fā)熱，熱分析。
用戶可以自行根據(jù)精度和速度選擇不同的仿真器，具體的側(cè)重點(diǎn)如圖5所示。
4 Virtuoso版圖工具性能提升
圖4 驗(yàn)證平臺(tái)示例
隨著設(shè)計(jì)的越來(lái)越大，工藝越來(lái)越復(fù)雜，數(shù)據(jù)量也是顯著的提升，因此對(duì)于版圖設(shè)計(jì)工程師來(lái)說(shuō)，數(shù)據(jù)量的增大，帶來(lái)的操作越來(lái)越慢，針對(duì)此問(wèn)題，新一代的Virtuoso工具利用
圖5 不同仿真器精度與性能側(cè)重點(diǎn)
先進(jìn)的算法設(shè)計(jì)，首先就是打開數(shù)據(jù)的提升，根據(jù)官方提供的用戶數(shù)據(jù)顯示可見，新版本在打開數(shù)據(jù)，放大縮小，以及滾動(dòng)、拖拉等操作速度都顯著地提高了。因此，提高了用戶的使用體驗(yàn)。圖6顯示了新版本軟件對(duì)版圖設(shè)計(jì)操作的性能提升，圖7示意了GDS讀入速度的比較。
圖6 版圖設(shè)計(jì)性能提升
除此之外，IC617還帶來(lái)了如下性能的提高：
(1)圖形渲染性能：大版圖上縮放、平移、及圖形顯示的速度可提高 10～100倍。
(2)模塊生成器(ModGen)：采用交互式圖形處理流程，ModGens的實(shí)時(shí)定制更為直觀、簡(jiǎn)單；新版本的模塊生成器現(xiàn)在還支持設(shè)計(jì)單元的同步克隆，產(chǎn)生的版圖單元具有相同的物理特性，如晶體管的長(zhǎng)度和寬度。這樣的話，版圖設(shè)計(jì)師只需要設(shè)計(jì)一次并重復(fù)使用。
(3)創(chuàng)新結(jié)構(gòu)化器件級(jí)布線：結(jié)構(gòu)化的器件級(jí)布線功能可實(shí)現(xiàn)最高50%的布線效率提升。
圖7 GDS讀入速度的比較
5 結(jié)束語(yǔ)
隨著集成電路規(guī)模的發(fā)展，以及集成電路工藝10 nm/7 nm等新工藝的不斷應(yīng)用，不斷給模擬電路設(shè)計(jì)工程師提出新的電路設(shè)計(jì)挑戰(zhàn)，同時(shí)也給模擬集成電路設(shè)計(jì)工具帶來(lái)了挑戰(zhàn)，要求設(shè)計(jì)工具也要與時(shí)俱進(jìn)，緊跟市場(chǎng)需求。工程師要不斷地學(xué)習(xí)掌握新的工藝、新的設(shè)計(jì)工具，為自己的電路設(shè)計(jì)不斷的改進(jìn)，給市場(chǎng)帶來(lái)更完美的電路。