0 引言

    現(xiàn)代戰(zhàn)爭(zhēng)中異常激烈的電子對(duì)抗行動(dòng)，使得作戰(zhàn)雙方所處戰(zhàn)場(chǎng)空間的電磁環(huán)境異常復(fù)雜。如何有效評(píng)估我國(guó)現(xiàn)有電子裝備在復(fù)雜的戰(zhàn)場(chǎng)電磁環(huán)境下的生存能力，研制或改進(jìn)電子戰(zhàn)裝備，訓(xùn)練電子戰(zhàn)裝備的作戰(zhàn)人員，已成為我軍迫切需要解決的問題。

    國(guó)內(nèi)外眾多組織機(jī)構(gòu)展開了對(duì)復(fù)雜戰(zhàn)場(chǎng)電磁環(huán)境的研究工作。文獻(xiàn)[1]介紹了美軍在電子靶場(chǎng)復(fù)雜戰(zhàn)場(chǎng)電磁環(huán)境構(gòu)建方面的一些經(jīng)驗(yàn)和取得的進(jìn)展；文獻(xiàn)[2]簡(jiǎn)述了國(guó)內(nèi)關(guān)于戰(zhàn)場(chǎng)電磁環(huán)境仿真研究的現(xiàn)狀，提出了電磁環(huán)境仿真的關(guān)鍵技術(shù)、仿真方式和實(shí)現(xiàn)手段；文獻(xiàn)[3]以全軟件的方法對(duì)典型的幾種雷達(dá)信號(hào)展開了軟件仿真；文獻(xiàn)[4]以MATLAB為工具，對(duì)雷達(dá)系統(tǒng)的回波信號(hào)進(jìn)行了建模與仿真。

    從公開發(fā)表的文獻(xiàn)資料來看，國(guó)內(nèi)關(guān)于戰(zhàn)場(chǎng)電磁環(huán)境的仿真，一些從信號(hào)仿真的角度出發(fā)，對(duì)典型的雷達(dá)信號(hào)、目標(biāo)回波信號(hào)以及環(huán)境噪聲等展開仿真研究；其他的對(duì)戰(zhàn)場(chǎng)電磁環(huán)境構(gòu)建的整體原則、關(guān)鍵技術(shù)、實(shí)現(xiàn)方式做了深入探討，這些研究均沒有將目標(biāo)輻射源的戰(zhàn)術(shù)行為模型與運(yùn)動(dòng)行為模型等戰(zhàn)場(chǎng)態(tài)勢(shì)與雷達(dá)的輻射源的信號(hào)層仿真相結(jié)合，即未能完成對(duì)整個(gè)戰(zhàn)場(chǎng)電磁環(huán)境下雷達(dá)系統(tǒng)的戰(zhàn)術(shù)層仿真與信號(hào)層仿真相結(jié)合。本文從該角度出發(fā)，提出了基于信號(hào)級(jí)的、戰(zhàn)術(shù)與技術(shù)相融合的戰(zhàn)場(chǎng)電磁環(huán)境射頻級(jí)仿真系統(tǒng)。

1 系統(tǒng)總體設(shè)計(jì)

    復(fù)雜戰(zhàn)場(chǎng)電磁仿真系統(tǒng)的整體結(jié)構(gòu)包括戰(zhàn)術(shù)層仿真和信號(hào)層仿真兩個(gè)方面。戰(zhàn)術(shù)層仿真由運(yùn)行在計(jì)算機(jī)板上的戰(zhàn)術(shù)層仿真軟件完成，戰(zhàn)術(shù)層仿真主要完成戰(zhàn)場(chǎng)場(chǎng)景編輯、情報(bào)調(diào)用、波形編輯、場(chǎng)景播放等任務(wù)，在場(chǎng)景播放過程中解算相應(yīng)的目標(biāo)輻射源參數(shù)，通過PCIE高速串行總線，將輻射源的脈沖描述字實(shí)時(shí)更新到信號(hào)產(chǎn)生板；信號(hào)產(chǎn)生板主要完成信號(hào)層的仿真，其主要由一片高性能的FPGA芯片和一塊高速DA芯片組成，信號(hào)產(chǎn)生板接收到計(jì)算機(jī)板通過PCIE總線傳輸過來的輻射源參數(shù)后，用FPGA驅(qū)動(dòng)高速DAC來產(chǎn)生不少于20路經(jīng)過復(fù)雜調(diào)制的基帶雷達(dá)信號(hào)，將得到的基帶信號(hào)送至后續(xù)的變頻器，經(jīng)過上變頻后經(jīng)由天線輻射到外場(chǎng)空間去，即可完成高逼真度的戰(zhàn)場(chǎng)電磁環(huán)境的仿真再現(xiàn)。整個(gè)仿真系統(tǒng)的結(jié)構(gòu)如圖1所示。

2 戰(zhàn)術(shù)層仿真

    戰(zhàn)術(shù)層仿真由運(yùn)行在計(jì)算機(jī)載板上的戰(zhàn)術(shù)層仿真軟件實(shí)現(xiàn)，戰(zhàn)術(shù)層仿真軟件使用C++語(yǔ)言在Visual Studio 2012環(huán)境中編程實(shí)現(xiàn)。戰(zhàn)術(shù)層仿真主要模擬典型作戰(zhàn)場(chǎng)景下的戰(zhàn)場(chǎng)態(tài)勢(shì)，及相應(yīng)戰(zhàn)場(chǎng)態(tài)勢(shì)下目標(biāo)輻射源的戰(zhàn)術(shù)行為與運(yùn)動(dòng)行為模型等。設(shè)計(jì)中，將戰(zhàn)術(shù)層仿真^[3]分為電磁環(huán)境輻射源目標(biāo)編輯系統(tǒng)與輻射源目標(biāo)任務(wù)規(guī)劃推演系統(tǒng)，其中，電磁環(huán)境輻射源目標(biāo)編輯系統(tǒng)依托大量真實(shí)輻射源構(gòu)成的輻射源目標(biāo)數(shù)據(jù)庫(kù)，能夠?qū)崿F(xiàn)對(duì)戰(zhàn)場(chǎng)真實(shí)信號(hào)的輻射特性、掃描特性、戰(zhàn)術(shù)特性的描述與編輯。需要編輯的輻射源參數(shù)包括：雷達(dá)型號(hào)、國(guó)別、雷達(dá)模式、雷達(dá)PDW參數(shù)（載頻類型、載頻值、脈寬類型、脈寬值、間隔類型、間隔值）、威脅等級(jí)、雷達(dá)類型（地面武器控制雷達(dá)、機(jī)載火控雷達(dá)、艦載雷達(dá)等）、掃描類型（圓周掃描、扇形掃描、圓錐掃描）、掃描參數(shù)（功率、增益、掃描周期、掃描類型、天線俯仰角）；輻射源目標(biāo)任務(wù)規(guī)劃推演系統(tǒng)能夠?qū)崿F(xiàn)輻射源與偵察機(jī)戰(zhàn)術(shù)行為的編輯，結(jié)合真實(shí)的戰(zhàn)場(chǎng)地圖坐標(biāo)數(shù)據(jù)，預(yù)先設(shè)定好輻射源與偵察機(jī)的航線規(guī)劃、輻射源位置及偵察機(jī)發(fā)現(xiàn)范圍，設(shè)置好后即可按照規(guī)劃好的戰(zhàn)場(chǎng)態(tài)勢(shì)進(jìn)行作戰(zhàn)推演。推演過程中配置的各個(gè)輻射源的參數(shù)通過PCIE總線以xml文件的形式送至信號(hào)產(chǎn)生板，信號(hào)產(chǎn)生板依據(jù)真實(shí)雷達(dá)信號(hào)的參數(shù)產(chǎn)生所需的基帶雷達(dá)信號(hào)，通過上變頻后送至發(fā)射天線，由天線輻射到外場(chǎng)空間，即可得到高逼真度的射頻級(jí)雷達(dá)信號(hào)。

3 信號(hào)層仿真

    信號(hào)層仿真是用信號(hào)產(chǎn)生板產(chǎn)生各種調(diào)制類型的雷達(dá)信號(hào)的過程，即雷達(dá)信號(hào)源的設(shè)計(jì)。本設(shè)計(jì)選用FPGA驅(qū)動(dòng)高速DAC來產(chǎn)生基帶雷達(dá)信號(hào)，要求能夠產(chǎn)生不少于20部的雷達(dá)信號(hào)，每部雷達(dá)信號(hào)瞬時(shí)帶寬大于950 MHz，且信號(hào)的調(diào)制類型、起始頻率、終止頻率、輸出功率、掃描參數(shù)等均可獨(dú)立配置，配置完畢后FPGA采用直接數(shù)字頻率合成(Direct Digital frequency

Synthesis，DDS)的方案，同時(shí)輸出多路復(fù)雜調(diào)制的波形數(shù)據(jù)，多路信號(hào)的輸出相加后，寫入高速DAC作數(shù)模轉(zhuǎn)換，即可得到相應(yīng)的基帶信號(hào)。整個(gè)基帶雷達(dá)信號(hào)源的體系結(jié)構(gòu)如圖2所示。

3.1 基于DDS的信號(hào)產(chǎn)生原理

    DDS是一種基于相位累加結(jié)構(gòu)的信號(hào)產(chǎn)生技術(shù)，與其他頻率合成方法相比具有很寬的輸出頻率帶寬，且具有頻率轉(zhuǎn)換時(shí)間短、分辨率高、可編程、全數(shù)字化等一系列優(yōu)點(diǎn)。本文結(jié)合DDS專用芯片的原理設(shè)計(jì)了如圖3所示的具有二階相位累加結(jié)構(gòu)的DDS模塊^[5]，在FPGA中使用多個(gè)該模塊來產(chǎn)生所需的信號(hào)。雷達(dá)信號(hào)的一般表達(dá)式如下所示^[6]：

其中，K(n)為n時(shí)刻的調(diào)頻斜率，Ω(n)為n時(shí)刻的頻率偏移，Φ(n)為n時(shí)刻的相位偏移。通過控制這3個(gè)量，即可輸出單載頻信號(hào)、線性調(diào)頻和相位編碼等調(diào)制形式的雷達(dá)信號(hào)。

    在信號(hào)層仿真中，使用FPGA來產(chǎn)生多路復(fù)雜調(diào)制的雷達(dá)信號(hào)。從式(1)中可以看出，雷達(dá)信號(hào)的調(diào)制方式不外乎幅度調(diào)制、頻率調(diào)制、相位調(diào)制、時(shí)間調(diào)制這4種方式或這4種調(diào)制方式的隨意組合，幅度調(diào)制常見的是矩形脈沖調(diào)制，其信號(hào)波形比較簡(jiǎn)單不作深入考慮。故本文將所設(shè)計(jì)的信號(hào)源劃分為時(shí)間調(diào)制模塊（TMM）、頻率調(diào)制模塊（FMM）、相位調(diào)制模塊（PMM），每個(gè)模塊分別負(fù)責(zé)產(chǎn)生時(shí)域調(diào)制控制信號(hào)、頻域調(diào)制控制信號(hào)和相位調(diào)制控制信號(hào)。通過這3個(gè)子模塊控制DDS模塊來生成各種調(diào)制類型的信號(hào)，最后在FPGA中將這4個(gè)模塊封裝為AXI總線結(jié)構(gòu)的IP核^[7]。該信號(hào)產(chǎn)生單元IP核的頂層結(jié)構(gòu)如圖4所示。

3.2 FPGA與高速DAC的接口設(shè)計(jì)

    由于D/A芯片實(shí)時(shí)采樣率為2.8 GHz，故在FPGA中采用8個(gè)并行的信號(hào)生成單元來產(chǎn)生一路雷達(dá)信號(hào)，這樣FPGA的工作時(shí)鐘便降低為350 MHz，每個(gè)信號(hào)生成單元的參數(shù)按照式(3)～式(5)進(jìn)行配置，配置完后，每個(gè)信號(hào)生成單元即可輸出一路頻率為350 MHz的信號(hào)；利用FPGA提供的并串轉(zhuǎn)換資源(OSERDES)，將每個(gè)信號(hào)源8個(gè)通道的信號(hào)并串轉(zhuǎn)換為2路并行的單端信號(hào)，2路單端信號(hào)經(jīng)過單端轉(zhuǎn)差分(OBUFDS)后轉(zhuǎn)化為2對(duì)700 MHz的差分信號(hào)。使用加法器將20路信號(hào)源輸出的2路單端信號(hào)相加，相加后的2路信號(hào)送至高速D/A芯片AD9129。

    在本設(shè)計(jì)中，通過SPI總線將AD9129配置為使用雙端口傳輸數(shù)據(jù)，且每個(gè)端口采用雙倍時(shí)鐘速率DDR來采集數(shù)據(jù)，即在時(shí)鐘的上升沿和下降沿同時(shí)采集數(shù)據(jù)，這樣AD9129的數(shù)據(jù)采樣時(shí)鐘的頻率就降為芯片時(shí)鐘的1/4，降低時(shí)鐘的傳輸頻率意味著提高時(shí)鐘的質(zhì)量，也可以提高數(shù)據(jù)傳輸?shù)恼_率。AD9129在700 MHz的數(shù)據(jù)輸入時(shí)鐘的驅(qū)動(dòng)下，分別從P0和P1兩個(gè)端口使用DDR模式來采集FPGA送過來的兩對(duì)差分信號(hào)，信號(hào)被采樣后送至數(shù)據(jù)鎖存器，在外部時(shí)鐘芯片提供的2.8 GHz時(shí)鐘的驅(qū)動(dòng)下，AD9129即可將鎖存器中的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)。

4 驗(yàn)證與分析

    本設(shè)計(jì)提出了戰(zhàn)術(shù)層與技術(shù)層相融合的戰(zhàn)場(chǎng)電磁環(huán)境仿真系統(tǒng)，戰(zhàn)術(shù)層通過C++語(yǔ)言在Visual Studio 2012環(huán)境中編程實(shí)現(xiàn)，信號(hào)層仿真在Xilinx提供的Vivado集成開發(fā)環(huán)境中設(shè)計(jì)實(shí)現(xiàn)。通過在Vivado中綜合實(shí)現(xiàn)，可知本設(shè)計(jì)占用了較少的FPGA資源，其中使用了640個(gè)DSP核、214個(gè)BRAM(Block RAM)及1個(gè)PCIE核，分別占總資源的18％、15％和33％。從而可以看出完全滿足不少于20部雷達(dá)信號(hào)的仿真的設(shè)計(jì)要求。FPGA資源消耗如表1所示。

    在戰(zhàn)術(shù)層仿真軟件中設(shè)置作戰(zhàn)場(chǎng)景^[8]，戰(zhàn)場(chǎng)上存在敵方地面預(yù)警雷達(dá)多部，分布在各個(gè)不同的地方，我方作戰(zhàn)飛機(jī)1架，對(duì)敵方戰(zhàn)區(qū)進(jìn)行對(duì)地突防。推演開始后按照表2對(duì)各個(gè)輻射源參數(shù)進(jìn)行設(shè)置。

    設(shè)置完參數(shù)后通過在Vivado中進(jìn)行功能仿真得到仿真數(shù)據(jù)，然后取出65 536個(gè)點(diǎn)導(dǎo)入MATLAB軟件中進(jìn)行仿真波形驗(yàn)證，得到如圖6所示的仿真結(jié)果，其中圖6(a)為4個(gè)輻射源的時(shí)域波形，圖6(b)為頻域波形。從圖6可以看出，雷達(dá)波形時(shí)域時(shí)交疊在一起，很難區(qū)分；在頻譜圖上，很容易區(qū)分出4部雷達(dá)，且得到各自的頻率調(diào)制特性，其中2部為單載頻信號(hào)，另外2部為線性調(diào)頻信號(hào)，與設(shè)置的參數(shù)相吻合。

5 結(jié)語(yǔ)

    復(fù)雜戰(zhàn)場(chǎng)電磁環(huán)境的仿真研究對(duì)于提高我軍綜合作戰(zhàn)能力具有重要戰(zhàn)略價(jià)值，本文實(shí)現(xiàn)了戰(zhàn)術(shù)與技術(shù)相融合的仿真系統(tǒng)。從仿真結(jié)果可以看出，當(dāng)存在4部雷達(dá)時(shí)，時(shí)域波形呈現(xiàn)出雜亂無(wú)章的特點(diǎn)，說明空間中的雷達(dá)信號(hào)已經(jīng)非常復(fù)雜密集，表明了戰(zhàn)場(chǎng)電磁環(huán)境的復(fù)雜性，也進(jìn)一步表明了對(duì)復(fù)雜戰(zhàn)場(chǎng)電磁環(huán)境展開仿真研究的必要性。

參考文獻(xiàn)

[1] 任翔宇，曲珂，劉麗，等.美軍賽博靶場(chǎng)建設(shè)發(fā)展現(xiàn)狀與特點(diǎn)研究[J].飛航導(dǎo)彈，2015(4)：60-65.

[2] 張楊，石川，耿宏峰，等.空戰(zhàn)場(chǎng)雷達(dá)電磁環(huán)境仿真系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].火力與指揮控制，2015(10)：172-177.

[3] 游敬云，賴蘭劍.電子戰(zhàn)復(fù)雜電磁環(huán)境模擬技術(shù)[J].中國(guó)電子科學(xué)院研究學(xué)報(bào)，2014，9(5)：517-520.

[4] 孟路穩(wěn)，周沫，曾浩，等.高分辨雷達(dá)目標(biāo)回波信號(hào)模擬與分析[J].電訊技術(shù)，2014(10)：1396-1400.

[5] 顧趙宇，王平，傅其詳.一種基于DDS的信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2015(5)：51-53.

[6] 王龍，楊承志，吳宏超，等.基于FPGA的數(shù)字基帶多模雷達(dá)信號(hào)源設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2016，42(8)：87-90.

[7] Xilinx Corporation.LogiCORE IP DDS Compiler v6_0[EB/OL].(2013-11-18)[2016-08-24].http：//www.xilinx.com/support/documentation/ip_documentation /pg141-dds-com-piler.pdf.

[8] 謝東來，孫洪星，張萬(wàn)澤，等.兵力生成仿真系統(tǒng)中的電磁環(huán)境仿真[J].系統(tǒng)仿真學(xué)報(bào)，2013(s1)：178-181.

[9] 柳春，甘泉.基于FPGA的雷達(dá)信號(hào)源設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2013，39(11)：47-49.

[10] 王碩，馬永奎，高玉龍，等.基于FPGA的改進(jìn)結(jié)構(gòu)的DDS設(shè)計(jì)與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2016，42(3)：28-30.

作者信息:

白  玉1，楊斌斌1，楊承志2，王  龍2

（1.沈陽(yáng)航空航天大學(xué) 電子信息工程學(xué)院，遼寧 沈陽(yáng)110136；2.空軍航空大學(xué) 信息對(duì)抗系，吉林 長(zhǎng)春130022）