去年11月份，全球三大EDA工具軟件廠商巨頭之一的Mentor Graphics被西門子以45億美元現(xiàn)金方式收購，引起業(yè)內(nèi)不少關(guān)注。今天，三大巨頭之一的Cadence發(fā)布了業(yè)界首款已通過產(chǎn)品流片的第三代并行仿真平臺Xcelium。然而，你是不是不知道EDA在IC設(shè)計中有多重要，你是不是對EDA行業(yè)及這三大EDA工具廠商還不夠了解?？赐暌韵聝?nèi)容你就明白了。

■ Cadence發(fā)布新仿真平臺

今天， Cadence公司發(fā)布了業(yè)界首款已通過產(chǎn)品流片的第三代并行仿真平臺Xcelium？?；诙嗪瞬⑿羞\算技術(shù)，Xcelium？ 可以顯著縮短片上系統(tǒng)（SoC）面市時間。

較Cadence上一代仿真平臺，Xcelium？ 單核版本性能平均可提高2倍，多核版本性能平均可提高5倍以上。Cadence?Xcelium仿真平臺已經(jīng)在移動、圖像、服務(wù)器、消費電子、物聯(lián)網(wǎng)（IoT）和汽車等多個領(lǐng)域的早期用戶中得到了成功應(yīng)用，并通過產(chǎn)品流片驗證。

Cadence是一個專門從事電子設(shè)計自動化（EDA）的軟件公司，由SDA Systems和ECAD兩家公司于1988年兼并而成。是全球最大的電子設(shè)計技術(shù)（Electronic DesignTechnologies）、程序方案服務(wù)和設(shè)計服務(wù)供應(yīng)商。其解決方案旨在提升和監(jiān)控半導(dǎo)體、計算機系統(tǒng)、網(wǎng)絡(luò)工程和電信設(shè)備、消費電子產(chǎn)品以及其它各類型電子產(chǎn)品的設(shè)計。

產(chǎn)品涵蓋了電子設(shè)計的整個流程，包括系統(tǒng)級設(shè)計，功能驗證，IC綜合及布局布線，模擬、混合信號及射頻IC設(shè)計，全定制集成電路設(shè)計，IC物理驗證，PCB設(shè)計和硬件仿真建模等。 其總部位于美國加州圣何塞（San Jose），在全球各地設(shè)有銷售辦事處、設(shè)計及研發(fā)中心。2016年，Cadence被《財富》雜志評為“全球年度最適宜工作的100家公司”。

■ 什么是EDA工具？

EDA是IC電子行業(yè)必備的設(shè)計工具軟件，是IC產(chǎn)業(yè)鏈最上游的子行業(yè)。Cadence、Synopsys、Mentor Graphics是EDA工具軟件廠商全球三大巨頭。去年11月份，Mentor Graphics被西門子以45億美元現(xiàn)金方式的收購。

EDA工具是電子設(shè)計自動化（ElectronicDesignAutomation）的簡稱，是從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。利用EDA工具，工程師將芯片的電路設(shè)計、性能分析、設(shè)計出IC版圖的整個過程交由計算機自動處理完成。

由于上世紀六十七年代，集成電路的復(fù)雜程度相對偏低，這使得工程師可以依靠手工完成集成電路的設(shè)計、布線等工作。但隨著集成電路越來越復(fù)雜，完全依賴手工越來越不切實際，工程師們只好開始嘗試將設(shè)計過程自動化，在1980年卡弗爾．米德和琳．康維發(fā)表的論文《超大規(guī)模集成電路系統(tǒng)導(dǎo)論》提出了通過編程語言來進行芯片設(shè)計的新思想，加上集成電路邏輯仿真、功能驗證的工具的日益成熟，使得工程師們可以設(shè)計出集成度更高且更加復(fù)雜的芯片。

1986年，硬件描述語言Verilog問世，Verilog語言是現(xiàn)在最流行的高級抽象設(shè)計語言。1987年，VHDL在美國國防部的資助下問世。這些硬件描述語言的問世助推了集成電路設(shè)計水平的提升。隨后，根據(jù)這些語言規(guī)范產(chǎn)生的各種仿真系統(tǒng)迅速被推出，這使得設(shè)計人員可對設(shè)計的芯片進行直接仿真。隨著技術(shù)的進步，設(shè)計項目可以在構(gòu)建實際硬件電路之前進行仿真，芯片布線布局對人工設(shè)計的要求和出錯率也不斷降低。

時至今日，盡管所用的語言和工具仍然不斷在發(fā)展，但是通過編程語言來設(shè)計、驗證電路預(yù)期行為，利用工具軟件綜合得到低抽象級物理設(shè)計的這種途徑，仍然是數(shù)字集成電路設(shè)計的基礎(chǔ)。一位從事CPU設(shè)計的工程師表示，“在沒有EDA工具之前，搞電路要靠人手工，對于大規(guī)模集成電路有上億晶體管的設(shè)計用手工簡直是不可為的。可以說有了EDA工具，才有了超大規(guī)模集成電路設(shè)計的可能”。

■ 聽ARM和ST怎么說？

Cadence公司發(fā)布業(yè)界首款已通過產(chǎn)品流片的第三代并行仿真平臺Xcelium？。ARM和ST都發(fā)表了自己的看法。

“不論是ARM還是我們的合作伙伴，交付產(chǎn)品以達到客戶預(yù)期的能力，不可避免的需要快速和嚴格的驗證環(huán)節(jié)，”ARM公司技術(shù)服務(wù)產(chǎn)品部總經(jīng)理Hobson Bullman說，“Xcelium并行仿真平臺對于基于ARM的SoC設(shè)計，在門級仿真獲得4倍的性能提升，在RTL仿真獲得5倍的性能提升?；谶@些結(jié)果，我們期待Xcelium可以幫助我們更快和更可靠的交付最復(fù)雜SOC，”

“針對智能汽車和工業(yè)物聯(lián)網(wǎng)應(yīng)用中復(fù)雜的28nm FD－SOI SoC和ASIC設(shè)計，快速和可擴展的仿真是滿足嚴苛開發(fā)周期的關(guān)鍵！” 意法半導(dǎo)體公司CPU團隊經(jīng)理Francois Oswald說到，“我們使用CadenceXcelium并行仿真平臺，在串行模式DFT仿真中得到8倍的速度提升，所以數(shù)字和混合信號SoC驗證團隊選擇Xcelium作為標準的仿真解決方案?！?/p>

■ Xcelium仿真平臺具備哪些優(yōu)勢呢？

多核仿真，優(yōu)化運行時間，加快項目進度。第三代Xcelium仿真平臺源于收購Rocketick公司帶來的技術(shù)，是業(yè)內(nèi)唯一正式發(fā)布的基于產(chǎn)品流片的并行仿真平臺。利用Xcelium可顯著縮短執(zhí)行時間，在寄存器傳輸級（RTL）仿真可平均提速3倍，門級仿真可提高5倍，DFT仿真可提高 10倍，節(jié)約項目時間達數(shù)周至數(shù)月。

應(yīng)用廣泛：Xcelium仿真平臺支持多種最新設(shè)計風(fēng)格和IEEE標準，使工程師無需重新編碼即可提升性能。

使用方便：Xcelium仿真平臺的編譯流程將設(shè)計與驗證測試環(huán)境代碼分配至最優(yōu)引擎，并自動選取最優(yōu)CPU內(nèi)核數(shù)目，提高執(zhí)行速度。

采用多項專利技術(shù)提高生產(chǎn)力（申請中）：優(yōu)化整個SoC驗證時間的新技術(shù)包括：為達到快速驗證收斂的SystemVerilog Testbench覆蓋率和多核并行編譯。

“在設(shè)計開發(fā)高質(zhì)量新產(chǎn)品時，驗證通常是最耗費成本和時間的環(huán)節(jié)，”Cadence公司高級副總裁兼數(shù)字簽核事業(yè)部和系統(tǒng)驗證事業(yè)部總經(jīng)理AnirudhDevgan博士表示?！癤celium仿真平臺、JasperGold?Apps、Palladium? Z1企業(yè)級仿真平臺和Protium？ S1 FPGA原型驗證平臺共同構(gòu)成了市場上最強大的驗證產(chǎn)品套件，幫助工程師加快設(shè)計創(chuàng)新的步伐?！?/p>

全新Xcelium仿真平臺是Cadence驗證套件家族的新成員，繼承Cadence的創(chuàng)新傳統(tǒng)，并全面符合Cadence系統(tǒng)設(shè)計實現(xiàn)（SDE）戰(zhàn)略，該戰(zhàn)略的宗旨是幫助系統(tǒng)和半導(dǎo)體設(shè)計公司有效的開發(fā)更完整、更具競爭力的終端產(chǎn)品。該驗證套件（Cadence Verification Suite）包含最先進的核心引擎技術(shù)，采用多種驗證架構(gòu)技術(shù)及解決方案，幫助客戶優(yōu)化設(shè)計質(zhì)量，提高生產(chǎn)力，滿足不同應(yīng)用和垂直領(lǐng)域的驗證需求。

Cadence同時發(fā)布Protium S1 FPGA原型驗證平臺——Cadence驗證產(chǎn)品家族的新成員，原型驗證時間縮短最高達50％。

■ 關(guān)于Cadence，知乎上有這些討論

1、初學(xué)Cadence IC的小白應(yīng)該在哪些論壇或者社交平臺提問？

知乎網(wǎng)友薛矽推薦：

官方的：Forums － － Cadence Technology Forums

國外論壇：The Designer＇s Guide Community Forum、Forumfor Electronics

國內(nèi)論壇：中國電子頂級開發(fā)網(wǎng)論壇、國內(nèi)頂級電子論壇，最活躍的電子工程師交流社區(qū)

書本的話早一點的有何樂年的《模擬集成電路設(shè)計與仿真》

新出的如：《CMOS模擬集成電路設(shè)計與仿真實例――基于Cadence ADE》

2、synopsys，mentorgraphic和cadence這三家公司對比？各方面有什么差別？

知乎網(wǎng)友Forever snow回答：

● 公司基本情況

● 公司業(yè)務(wù)

EDA公司業(yè)務(wù)相似，可以分為以下幾塊 ：1 、Total solution。 包括模擬，數(shù)字前端、后端、dft、signoff一整套工具。 2 、AdvancedIP／Library。例如DDR、PCIe、Flash等。 3 、Customersupport and training。

● 按照EDA工具來進行對比

＊模擬仿真與版圖：CadenceVirtuoso平臺目前使用最為廣泛。

＊數(shù)字前端： RTL仿真－－ Synopsys的VCS。Mentor的Modelsim。 綜合SynopsysDesign complier占主導(dǎo)地位。Cadence也有相應(yīng)產(chǎn)品Genus。

＊數(shù)字后端： Synopsys的ICC／ICC2與Cadence的EDI／Innovus業(yè)內(nèi)使用最多。其中上一代工具ICC要比EDI有更多的客戶群，而新一代的Innovus有趕超ICC2的趨勢。Mentor的Olympus，使用客戶很少。

＊DFT：BSCAN－－Mentor的BSDArchit，Sysnopsy的BSD CompilerMBIST－－Mentor的MBISTArchitect 和Tessent mbist ATPG－－Mentor的TestKompress 和Synopsys TetraMAX Scan chain－－Synopsys 的DFTcompiler

＊Signoff：Timing－－Synopsys PT占主導(dǎo)地位。Cadence tempus也有一部分客戶在用。 Physical－－ MentorCalibre占主導(dǎo)地位。Synopsys的ICV，Cadence的PVS也有占小部分份額。

小結(jié)：Cadence的優(yōu)勢在于模擬設(shè)計和數(shù)字后端。 Synopsys的優(yōu)勢在于數(shù)字前端、數(shù)字后端和PT signoff。 Mentor的優(yōu)勢是Calibre signoff和DFT。

國內(nèi)員工福利 Cadence國內(nèi)主要在上海，北京。薪資屬于業(yè)界中上，有5％的補充公積金。年假15天，病假12天。每年有兩次左右的teambuilding，還有機會去美國總部培訓(xùn)。（每年還有5天志愿者假，可以去參加公司或者社會上的志愿者活動。） Synopsys應(yīng)屆生工資比Cadence稍高，有5％的補充公積金。應(yīng)屆畢業(yè)生年假18天，應(yīng)該是國內(nèi)IC界年假最多的！ Mentor國內(nèi)人數(shù)較少。

■ 全球三大EDA軟件巨頭眼里的芯片設(shè)計挑戰(zhàn)

Cadence認為：軟件對半導(dǎo)體公司來說是個新挑戰(zhàn)，因為他們傳統(tǒng)只設(shè)計硬件，現(xiàn)在還要設(shè)計軟件。為此，Cadence把新的EDA轉(zhuǎn)型稱作EDA360。EDA360希望幫助半導(dǎo)體公司解決三個層次的問題：1，系統(tǒng)實現(xiàn)，包括早期的軟件開發(fā)，系統(tǒng)級的驗證和糾錯；2， SoC（系統(tǒng)芯片）實現(xiàn)，幫助客戶去解決SoC中像reware的問題等底層軟件的開發(fā)，以及與器件相關(guān)的軟件開發(fā)；3， 芯片實現(xiàn)層次，主要解決傳統(tǒng)問題，包括低功耗等。

盡管Cadence擁有從IC設(shè)計到PCB（印制電路板）、系統(tǒng)設(shè)計一整套平臺，但還需要整個產(chǎn)業(yè)的合作，諸如IP供應(yīng)商、IP（知識產(chǎn)權(quán)）和設(shè)計服務(wù)公司、代工廠、與硬件相關(guān)的軟件，這其中還包括了Cadence的EDA同行們。

Mentor認為，當芯片設(shè)計規(guī)模越來越大、未來有望達到400億晶體管時，為了克服大規(guī)模IC的設(shè)計挑戰(zhàn)，有四方面的重要技術(shù)。

第一，硬件仿真技術(shù)（emulation）。是使用硬件的解決方案來提高IC設(shè)計、驗證的效率。這從邏輯學(xué)上看是非常有趣的一件事——用硬件來設(shè)計硬件，就像機器人自己在設(shè)計一個人一樣。我們大幅度地使用硬件來提高整個驗證的效能。

第二，系統(tǒng)設(shè)計?，F(xiàn)在CPU核大量被使用在現(xiàn)在的SoC設(shè)計當中，像ARM核、MIPS核等等，通過軟硬件協(xié)同仿真技術(shù)，可以大幅提高系統(tǒng)設(shè)計的效率。首先對于這些CPU的指令集進行建模，之后我們就不需要讓CPU在進行系統(tǒng)級仿真時使用比較耗時的RTL仿真，我們可以對一些常用的商用處理器進行CPU的指令集建模。這樣就可以大幅地提高設(shè)計效率：首先，我們提高了整個系統(tǒng)級驗證仿真的效能，其次，可以提早讓軟件進行開發(fā)，因為這等于我們可以直接在EDA平臺上先把產(chǎn)品原型實現(xiàn)。這樣軟件可以提早在這個平臺上進行開發(fā)。而且EDA平臺可以提高偵錯能力，這是傳統(tǒng)硬件原型無法達到的。因為軟硬件協(xié)同的功能可以讓系統(tǒng)時鐘停下來，這時當軟件有Bug時很容易去糾錯，也能輕易知道到底是哪個CPU、哪條指令導(dǎo)致硬件和軟件的問題。

第三，物理設(shè)計與驗證。Mentor的Calibre平臺已經(jīng)向自動布局布線流程和物理驗證流程整合，這樣可以大幅提高后面物理驗證的速度。

第四，ESA（嵌入式軟件自動化）的機遇。從EDA設(shè)計及之后的流片／制造來看，事實上盡管晶體管數(shù)量越做越大，但芯片的制造和研發(fā)成本卻沒有大幅提高，反而是軟件開發(fā)的成本在上升，例如iPhone手機上有越來越多的應(yīng)用程序。如何加快軟件開發(fā)的速度，以及如何能夠減少軟件的開發(fā)成本？Mentor的ESA愿景是解決這方面的問題。

Synopsys指出，從國際上來看，設(shè)計挑戰(zhàn)是：設(shè)計成本越來越高，而且最大的成本支出來自軟件和認證，需要EDA供應(yīng)商和代工廠一起來解決。二是從芯片設(shè)計到仿真、驗證再到流片，軟件和驗證的時間占了流程大一大半，需要著力提升效率。三是低功耗設(shè)計。中國大陸IC設(shè)計業(yè)面臨著三個挑戰(zhàn)：需要好的IP，上市時間更快，成本更低。

有人擔(dān)心IP用多了，fabless公司可能會淪為組裝公司。IP年營業(yè)額2．5億美元的Synopsys認為，實際上，整個系統(tǒng)怎么去驗證等也很重要，只有該項目的設(shè)計人員才知道這個芯片到底要實現(xiàn)什么樣的功能，才可做好驗證；另外，軟硬件協(xié)同驗證等方面也很復(fù)雜，因為現(xiàn)在整個系統(tǒng)在一塊芯片（SoC）上了。再有，這五年將發(fā)生一個變化：最近Conexant（科勝訊公司）推出的一款芯片有一百萬行軟件代碼，但fabless設(shè)計該芯片大概沒有一百萬行的RTL（寄存器傳送級）代碼，所以芯片的軟件比硬件更復(fù)雜。但這些芯片里的軟件不是外面的應(yīng)用軟件公司所做，而是芯片廠商自己做的。

■ 寫在后面

EDA是IC 設(shè)計必需的、也是最重要的武器。隨著IC設(shè)計復(fù)雜度的提升，新工藝的發(fā)展，EDA行業(yè)有非常大的發(fā)展空間。EDA行業(yè)需求的人才主要是工具軟件開發(fā)人才，工藝及器件背景的工程師、熟悉IC設(shè)計流程的工程師、數(shù)學(xué)專業(yè)人才、應(yīng)用及技術(shù)支持人和銷售類人才，就業(yè)面相對窄，但穩(wěn)定性非常高。你對EDA行業(yè)了解多少呢？歡迎在評論區(qū)留言。