《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 解決方案 > Mentor 推出獨特端到端 Xpedition 高密度先進封裝流程

Mentor 推出獨特端到端 Xpedition 高密度先進封裝流程

2017-06-23

· Mentor? Xpedition? 高密度先進封裝 (HDAP) 流程是業(yè)內首個針對當今最先進的 IC 封裝設計和驗證的綜合解決方案。

· 業(yè)內獨一無二的 Xpedition Substrate Integrator 工具可快速實現(xiàn)異構基底封裝組件的樣機制作。

·  針對物理封裝實施的新型 Xpedition Package Design 技術可確保設計 Signoff 與驗證的數(shù)據(jù)同步。

· Integrated Mentor HyperLynx? 技術提供了 2.5D/3D 仿真模型和設計規(guī)則檢查 (DRC),可在流片之前精確地識別和解決設計錯誤。

· Calibre? 3DSTACK 技術可針對各種 2.5D 和 3D 疊層芯片組件進行完整的 Signoff 驗證。

Siemens 業(yè)務部門 Mentor 今天宣布推出業(yè)內最全面和高效的針對先進 IC 封裝設計的解決方案 — Xpedition? 高密度先進封裝 (HDAP) 流程。這一全面的端到端解決方案結合了 Mentor? Xpedition、HyperLynx? 和 Calibre? 技術,實現(xiàn)了快速的樣機制作和 GDS Signoff。相比已有的 HDAP 方法和技術,全新 Mentor IC 封裝設計流程提供了更快速、更優(yōu)質的結果。Xpedition HDAP 設計環(huán)境能夠在幾小時內提供更早、更快速和準確的“假設分析”樣機評估,相當于現(xiàn)有工具和流程幾天或幾周的工作量,使客戶能夠在詳細實施之前探索和優(yōu)化 HDAP 設計。

隨著扇出晶圓級封裝 (FOWLP) 等先進封裝技術的興起,IC 設計和封裝設計領域的融合也愈發(fā)明顯。這就為現(xiàn)有的傳統(tǒng)設計方法帶來了非同尋常的挑戰(zhàn),因此迫切需要更為高效的全新流程、方法和設計工具。從設計階段進入制造階段時,現(xiàn)有工具往往效率偏低,甚至完全無法使用。Mentor 獨一無二的 HDAP 解決方案已成功解決了這一問題。該解決方案包含多層基底集成樣機制作以及具有 Foundry/OSAT 級驗證和 Signoff 的詳細物理實施。

“預計 FOWLP 在 2015 年至 2020 年內的增長率將達到驚人的 82%,”TechSearch International 公司總裁 Jan Vardaman 說道,“但是,F(xiàn)OWLP 會干擾傳統(tǒng)的設計和制造供應鏈。與其他高密度先進封裝技術一樣,它將推動對設備與封裝協(xié)同設計以及新流程的需求,如 Mentor HDAP 解決方案?!?nbsp;

獨一無二的 HDAP 集成、樣機制作和封裝設計技術

新的 HDAP 流程引入了兩項獨特的技術。第一個是 Xpedition Substrate Integrator 工具,它是一個圖形化、快速的虛擬原型設計環(huán)境,能夠探索異構 IC 并將其與中介層、封裝和 PCB 集成。它采用基于規(guī)則的方法優(yōu)化連接性、性能和可制造性,提供了針對整個跨領域基底系統(tǒng)的快速且可預測的組件樣機制作。第二個新技術是 Xpedition Package Designer 工具,它是一個完整的 HDAP 設計到掩模就緒的 GDS 輸出解決方案,能夠管理封裝物理實現(xiàn)。Xpedition Package Designer 工具使用內置的 HyperLynx 設計規(guī)則檢查 (DRC) 在 Signoff 之前進行詳細的設計內檢查,并且 HyperLynx FAST3D 封裝解析器提供了封裝模型的創(chuàng)建。直接與 Calibre 工具集成,然后提供流程設計套件(PDK) Signoff。

針對設計內檢查的集成 HyperLynx? 技術

Xpedition HDAP 流程與兩個 Mentor HyperLynx 技術集成,實現(xiàn) 3D 信號完整性 (SI)/電源完整性 (PI),以及流程內設計規(guī)則檢查 (DRC)。封裝設計師可使用 HyperLynx FAST 3D 場解析器進行提取和分析,進行 SI/PI 3D 模型仿真。HyperLynx DRC 工具可輕松識別和解決基底級別的 DRC 錯誤,通常能夠在最終流片和 Signoff 驗證之前發(fā)現(xiàn) 80%-90% 的問題。

Calibre? 3DSTACK 技術

與 Xpedition Package Designer 工具集成之后,Calibre 3DSTACK 技術可提供 2.5D/3D 封裝物理驗證。IC 封裝設計師可以在任何工藝節(jié)點對整個多芯片系統(tǒng)進行設計規(guī)則檢查 (DRC) 和布局與原理圖 (LVS) 檢查,而無需破壞現(xiàn)有工具流程或要求新的數(shù)據(jù)格式,從而極大地減少了流片時間。

OSAT 聯(lián)盟計劃

Mentor 還推出了外包裝配和測試 (OSAT) 聯(lián)盟計劃,它是一個全局設計和供應鏈資源,使無晶圓廠客戶能夠更輕松地采納新興的 HDAP 技術。OSAT 聯(lián)盟計劃包含了針對驗證與 Signoff 流程的經驗證的設計流程、工具套件和最佳實踐建議,旨在創(chuàng)建能夠實現(xiàn)最優(yōu)質結果的 HDAP 項目。

“Mentor 推出的新 Xpedition HDAP 解決方案結合了來自 Xpediton、HyperLynx 和 Calibre 經驗證的業(yè)內先進技術,”Mentor BSD 副總裁兼總經理 A.J. Incorvaia 說道,“眾多公司正在尋找經驗證的集中式 FOWLP 解決方案,能夠結合晶圓代工廠和 OSAT 設計和制造 Signoff 支持。Xpedition HDAP 流程為客戶提供了統(tǒng)一的設計和驗證環(huán)境,用于晶圓代工廠的 Signoff 就緒設計?!?/p>

獲取產品

Xpedition HDAP 解決方案現(xiàn)已發(fā)售。如需其他產品信息,請訪問網站:https://www.mentor.com/pcb/ic-packaging。Mentor 將在 2017 年 6 月 19-22 日在德克薩斯州奧斯汀舉辦的設計自動化大會上召開 Xpedition HDAP 流程技術會議。如需登記,請訪問:https://www.mentor.com/events/design-automation-conference/focus/pcb


本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。