文獻(xiàn)標(biāo)識碼: A
DOI:10.16157/j.issn.0258-7998.173191
中文引用格式: 王保勝,趙剛彬. 一種多位量化高精度加速度計系統(tǒng)設(shè)計[J].電子技術(shù)應(yīng)用,2018,44(4):37-39.
英文引用格式: Wang Baosheng,Zhao Gangbin. Design of a multi-bit quantization high-precision microaccelerometer system[J]. Application of Electronic Technique,2018,44(4):37-39.
0 引言
高性能電容式微機(jī)械加速度計在慣性導(dǎo)航、GPS定位、石油勘探等領(lǐng)域得到了廣泛的應(yīng)用[1-3]。在高精度sigma-delta(ΣΔ)加速度計系統(tǒng)中,機(jī)械表頭的精度已經(jīng)可以做到2 μg以下,往往系統(tǒng)的性能受后級接口電路的制約[4-6]。為了提高后級接口電路的精度,往往通過提高系統(tǒng)的階數(shù)來抑制量化噪聲,例如文獻(xiàn)[7]報道了一種五階ΣΔ加速度計系統(tǒng),通過在二階的敏感結(jié)構(gòu)后級聯(lián)一個三階調(diào)制器來實(shí)現(xiàn)量化噪聲的高階整形。文獻(xiàn)[8]也介紹了一種高階閉環(huán)系統(tǒng),通過引入多級積分器提高整體的噪聲整形能力。然而高階系統(tǒng)會帶來穩(wěn)定性問題,給系統(tǒng)設(shè)計帶來不小的難度。為了在保證噪聲整形能力的基礎(chǔ)上解決系統(tǒng)的穩(wěn)定性問題,可以借鑒高精度調(diào)制器的設(shè)計方法,通過多位量化的方法來減小后級積分器的個數(shù),這樣既能保證系統(tǒng)的噪聲整形能力,又能降低系統(tǒng)的穩(wěn)定性風(fēng)險。
多位量化技術(shù)雖然能夠提高整形能力,改善后級接口電路的線性度,但同時對敏感結(jié)構(gòu)的靜電力反饋線性度提出了高要求。因此需要對系統(tǒng)的靜電力反饋進(jìn)行線性化處理,來保證多位量化技術(shù)能夠成功地應(yīng)用于非線性的微機(jī)械加速度計系統(tǒng)中。本文應(yīng)用了一種靜電力反饋線性化電路,提出了一種四階多位量化微機(jī)械加速度計系統(tǒng),降低了系統(tǒng)設(shè)計時對穩(wěn)定性的要求,也提高了系統(tǒng)的線性度。
1 系統(tǒng)設(shè)計
圖1為本文提出的一種多位量化微機(jī)械加速度計系統(tǒng),其中Kx/V為微機(jī)械加速度計敏感結(jié)構(gòu)質(zhì)量塊位移到電壓的增益,KV/a是靜電力反饋因子,表示反饋電壓到等效反饋加速度的增益因子,a1、a2和a3是前饋因子,fb是局部反饋因子,k1和k2是積分器增益縮放比例因子。為了提高系統(tǒng)穩(wěn)定性,引入后置相位補(bǔ)償器HC(z)來提供相位補(bǔ)償。經(jīng)過Simulink仿真確定系統(tǒng)系數(shù)a1,a2,a3分別是0.7,0.2,0.1,k1為1/5,k2為1/4,fb是0.2,后置相位補(bǔ)償器補(bǔ)償因子為0.8。
圖1中Kx/V和KV/a可以分別表示為:
上式中Cf為前級電荷放大器的積分電容,d0為敏感結(jié)構(gòu)檢測梳齒間距,C0為敏感結(jié)構(gòu)靜態(tài)電容,Vr為參考電壓(一般為電源電壓的一半),m為質(zhì)量塊質(zhì)量,Vfb為反饋電壓。
2 電路實(shí)現(xiàn)
圖2是差分電荷放大器的前級電路,包含敏感放大部分和采樣保持電路,參考電容CR和敏感元件等效電容CS組成一個全橋平衡結(jié)構(gòu),等效電容值20 pF。敏感放大部分的積分電容為10 pF,更小的積分電容能夠增大環(huán)路增益,減小等效輸入噪聲,但是會降低環(huán)路的穩(wěn)定性。由于加速度導(dǎo)致質(zhì)量塊的位移引起電荷的變化,通過敏感放大器部分進(jìn)行放大,同時相關(guān)雙采樣電路能夠消除低頻的噪聲和運(yùn)放失調(diào)[9]。敏感放大部分的運(yùn)放是一個全差分單級折疊共源共柵結(jié)構(gòu),電路簡單,易于實(shí)現(xiàn)。運(yùn)放直流增益75 dB,帶寬15 MHz。共模反饋采用開關(guān)電容結(jié)構(gòu),減小系統(tǒng)的功耗。后級積分器也采用類似的運(yùn)放結(jié)構(gòu),但由于負(fù)載電容變小,所以可以降低運(yùn)放的功耗。
后級多位量化和反饋電路如圖3所示。其中圖3(a)中第一級積分器采樣電容為1 pF,積分電容為5 pF,第二級積分器采樣電容縮放為0.5 pF,積分電容為2 pF,這樣能夠減小運(yùn)放的負(fù)載,在同樣帶寬的情況下能有效地減小運(yùn)放的功耗。相位補(bǔ)償器采用文獻(xiàn)[10]中的無源濾波器結(jié)構(gòu),對寄生不敏感,功耗也比較低。第一級積分器的反饋通路開關(guān)kN、KP由數(shù)據(jù)加權(quán)平均DWA(Data Weighted Averaging)模塊的輸出控制。本文的DWA技術(shù)是利用循環(huán)選擇靜電力反饋單元的原理來實(shí)現(xiàn)每個反饋電容被選擇到的平均次數(shù)相同,進(jìn)而對反饋轉(zhuǎn)換過程中的非線性誤差被一階整形[11]。DWA技術(shù)能夠有效降低工藝誤差帶來的電容失配所引起的非線性問題,提高系統(tǒng)的性能。多位量化能夠降低量化噪聲,所以無需采用更高階的噪聲整形結(jié)構(gòu),減小穩(wěn)定性問題。但是微機(jī)械加速度計是非線性系統(tǒng),因?yàn)殪o電反饋力是關(guān)于微機(jī)械結(jié)構(gòu)中極板間距的非線性函數(shù)。因此為了能夠有效地在微機(jī)械加速度計系統(tǒng)中利用多位量化技術(shù),應(yīng)用靜電力反饋線性化技術(shù),采用了圖3(b)和圖3(c)的電路結(jié)構(gòu),這在一定程度上也增加了系統(tǒng)的復(fù)雜度和功耗。圖3(b)、圖3(c)中經(jīng)過處理后的等效靜電反饋力就成為跟質(zhì)量塊位移無關(guān)的線性函數(shù):
3 實(shí)驗(yàn)結(jié)果
該加速度計接口電路原型芯片采用0.35 μm標(biāo)準(zhǔn)CMOS工藝進(jìn)行流片驗(yàn)證,如圖4所示。芯片尺寸約為3.5 mm×4 mm,采用5 V電壓供電,利用硅鋁絲連接機(jī)械敏感結(jié)構(gòu)和芯片,避免了金屬連接線導(dǎo)致的較大寄生電容帶來的影響。為了實(shí)現(xiàn)較大的信號帶寬,系統(tǒng)采樣頻率設(shè)計為300 kHz,芯片整體功耗25 mW,主要功耗集中于前級電荷放大器、積分器電路以及多位量化電路。
為了測試系統(tǒng)的動態(tài)性能,采用自檢測的原理,在反饋端輸入148.8 Hz低失真正弦信號來模擬外界加速度信號。利用邏輯分析儀采集系統(tǒng)的位流輸出信號,在MATLAB中進(jìn)行262 144個點(diǎn)的FFT結(jié)果如圖5所示。從頻譜圖中可以看出系統(tǒng)噪底水平均值低于-120 dB/√Hz,根據(jù)系統(tǒng)的靈敏度0.63 V/g,計算出等效輸入加速度噪聲約為4 μg/√Hz。受限于電源電壓和系統(tǒng)靈敏度,該系統(tǒng)的量程約為±3 g。從圖5中的頻譜可以看出,系統(tǒng)量化輸出的二次諧波較大,達(dá)到了-97.46 dB,而三次諧波較小,幾乎淹沒在噪底之中。由此可以看出,采用多位量化和靜電反饋力線性化技術(shù)后系統(tǒng)的非線性大大降低,提升了整體的性能。輸出結(jié)果中較大的二次諧波可能是由于版圖的對稱性不好以及傳感器機(jī)械結(jié)構(gòu)中全橋平衡電路存在失配導(dǎo)致的。
4 結(jié)論
本文設(shè)計了一款四階多位量化微機(jī)械加速度計接口電路,整體電路經(jīng)過了流片實(shí)驗(yàn)驗(yàn)證。整體功耗25 mW,等效輸入加速度噪聲約為4 μg/√Hz,量程約為±3 g。采用多位量化和靜電反饋力線性化技術(shù)降低了系統(tǒng)的非線性,提升了微機(jī)械加速度計的整體性能。從測試結(jié)果來看,可以通過改善版圖的對稱性和全橋平衡電路的匹配性來進(jìn)一步提高性能。
參考文獻(xiàn)
[1] YUCETAS M,SALOMAA J,KALANTI A,et al.A closed-loop SC interface for a 1.4 μg accelerometer with 0.33% nonlinearity and 2 μg input noise density[C].IEEE International Solid-State Circuits Conference Digest of Technical Papers(ISSCC),San Francisco,USA,2010:320-321.
[2] AMINI B V,ABDOLVAND R,AYAZI F.A 4.5-mW closed-loop micro-gravity CMOS SOI accelerometer[J].IEEE Journal of Solid-State Circuits,2006,41(12):2983-2991.
[3] LAJEVARDI P,PETKOV V P,MURMANN B.A interface for MEMS accelerometers using electrostatic spring constant modulation for cancellation of bondwire capacitance drift[J].IEEE Journal of Solid-State Circuits,2013,48(1):265-275.
[4] YE Z,YANG H,YIN T,et al.High-performance closed-loop interface circuit for high-Q capacitive microaccele-rometers[J].IEEE Sensors Journal,2013,13(5):1425-1433.
[5] AALTONEN L,HALONEN K.Continuous-time interface for a micromachined capacitive accelerometer with NEA of 4 μg and bandwidth of 300 Hz[J].Sensors Actuators A:Phys.,2009,154(1):46-56.
[6] BADER A,MICHAEL K.Multi stage noise shaping sigma-delta modulator(MASH) for capacitive MEMS accelerometers[J].Sensors and Actuators A:Physical,2012,186:169-177.
[7] XU H L,LIU X W,YIN L.A closed-loop ΣΔ interface for a high-Q micromechanical capacitive accelerometer with 200 ng/√Hz input noise density[J].IEEE Journal of Solid-State Circuits,2015,50(9):2101-2112.
[8] ZWAHLEN P,DONG Y,NGUYEN A M,et al.Breakthrough in high performance inertial navigation grade sigma-delta MEMS accelerometer[C].IEEE Position Location and Navigation Symposium(PLANS),Myrtle Beach,SC,USA,2012:15-19.
[9] TAN S S,LIU C Y,YEH L K.An integrated low-noise sensing circuit with efficient bias stabilization for CMOS MEMS capacitive accelerometers[J].IEEE Trans.Circuits Syst.I:Reg.Papers,2011,58(11):2661-2672.
[10] PETKOV V P,BOSER B E.A fourth-order ΣΔ interface for micromachined inertial sensors[J].IEEE J.Solid-State Circuits,2005,40(8):1602–1609.
[11] NYS O J A P,HENDERSON R K.An analysis of dynamic element matching techniques in sigma-delta modulation[C].Proceedings IEEE International Symposium on Circuits and Systems.2012:231-234.
作者信息:
王保勝,趙剛彬
(南陽理工學(xué)院 計算機(jī)與信息工程學(xué)院,河南 南陽473000)