一、簡(jiǎn)介

　　使用以太網(wǎng)接口實(shí)現(xiàn)PC和FPGA的通信，相對(duì)于串口而言，具有更高的傳輸速度。采用以太網(wǎng)接口的目的在于，在一定技術(shù)要求下，實(shí)現(xiàn)PC機(jī)和FPGA的實(shí)時(shí)數(shù)據(jù)傳輸。從而可以借助PC機(jī)強(qiáng)大的計(jì)算能力，降低FPGA的運(yùn)算負(fù)擔(dān)。

　　成都浩然電子有限公司開發(fā)的網(wǎng)絡(luò)模塊HS-NM5300A，作為實(shí)現(xiàn)以太網(wǎng)通信的主要元件。模塊以韓國Wiznet公司開發(fā)W5300A為關(guān)鍵芯片。模塊一端為RJ45，通過網(wǎng)絡(luò)交叉線與PC機(jī)相連；另一端為外部總線，與FPGA的IO相連。模塊內(nèi)嵌10BaseT/100BaseTX的以太網(wǎng)物理層，支持自動(dòng)握手功能，支持固件TCP/IP協(xié)議，通信理想速率可達(dá)到50Mbps。

　　W5300A接收PC機(jī)發(fā)來的數(shù)據(jù)包，進(jìn)行協(xié)議解析，并將傳輸?shù)臄?shù)據(jù)保存在其內(nèi)部寄存器中，或者將寄存器內(nèi)的數(shù)據(jù)打包封裝發(fā)送到以太網(wǎng)上。FPGA通過外部總線，訪問W5300A的寄存器，從而對(duì)W5300A進(jìn)行配置、查詢數(shù)據(jù)包是否到來、收取/發(fā)送通信數(shù)據(jù)等等。

　　二、FPGA與W5300A的硬件連接

　　FPGA與W5300A的外部總線連接如下圖所示（ref:W5300_v1.2.2_english，115-115）。

　　FPGA和W5300的連線，我們稱之為外部總線。FPGA為外部總線的主機(jī)，W5300為從機(jī)。通過外部總線，可以實(shí)現(xiàn)FPGA對(duì)W5300的讀/寫。圖中DATA為十六位數(shù)據(jù)線，ADDR為10位地址線，WR為寫使能，RD為讀使能，CS為片選使能，INT為中斷請(qǐng)求。

　　三、外部總線的工作時(shí)序

　　要使W5300正確讀入/輸出數(shù)據(jù)，外部總線上各信號(hào)電平應(yīng)滿足一定的時(shí)序要求。讀時(shí)序如下圖所示(ref:P120-122)：

　　圖中PLL_CLK為W5300A的內(nèi)部時(shí)鐘，頻率為15OMHz。

　　圖中PLL_CLK為W5300A的內(nèi)部時(shí)鐘，頻率為15OMHz。

　　1 2閱讀更多