基于FPGA的剩余電壓檢測(cè)系統(tǒng)的設(shè)計(jì)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>521 K
標(biāo)簽： 剩余電壓 絕對(duì)值電路 采樣保持
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種高準(zhǔn)確度低功耗的剩余電壓檢測(cè)方法。該測(cè)量裝置通過過零檢測(cè)電路獲取工頻同步信號(hào)，在工頻交流峰值時(shí)刻切斷待測(cè)設(shè)備的電源，由高輸入阻抗的輸入回路對(duì)待測(cè)設(shè)備的剩余電壓進(jìn)行取樣;在NiosII的控制下,采用高速采樣保持電路和高精度模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)設(shè)備掉電1 s和10 s后剩余電壓的在線檢測(cè)。實(shí)驗(yàn)證明該測(cè)量裝置有較好的穩(wěn)定性，測(cè)量準(zhǔn)確度達(dá)到0.506%，滿足測(cè)量要求。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。