《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > EDA與制造 > 業(yè)界動態(tài) > 直追7nm水平 格芯推出12LP+工藝

直追7nm水平 格芯推出12LP+工藝

2019-09-25
關(guān)鍵詞: 格芯 7nm

在今天開始的全球技術(shù)大會GTC上,Globalfoundries(格芯,簡稱GF)宣布推出12LP+工藝,這是12nm LP工藝的改進(jìn)版,性能提升20%,功耗降低40%。

從AMD拆分出來的GF公司去年8月份突然宣布放棄7nm及以下工藝,專注14/12nm及特種工藝,為此AMD也不得不將7nm訂單完全轉(zhuǎn)交給臺積電。GF這邊,14/12nm工藝依然會給AMD代工,現(xiàn)在的7nm銳龍及霄龍?zhí)幚砥鞯腎O核心還是GF代工的。

雖然不追求更尖端的的工藝了,但是GF并不會停止技術(shù)升級,這次推出的12LP+工藝是在12nm LP(它又是在14nm工藝上改良的)基礎(chǔ)上改良優(yōu)化的,與后者相比性能提升了20%,功耗降低了40%,面積縮小了15%。

該工藝的一大特點(diǎn)是高速,SARM單元電壓低至0.5V,支持處理器、內(nèi)存之間的高速低功耗數(shù)據(jù)傳輸,這是計算及AI應(yīng)用中的重要要求。

與此同時,GF還同步推出了適用于AI應(yīng)用及程序/技術(shù)聯(lián)合開發(fā)(DTCO)服務(wù)的設(shè)計參考套件,這兩者都能從整體上提高AI電路的設(shè)計,實(shí)現(xiàn)低功耗、低成本的開發(fā)。

另外一個關(guān)鍵功能就是2.5D封裝,該技術(shù)有助于將高帶寬內(nèi)存HBM與處理器集成在一起,以便進(jìn)行高速、低功耗的數(shù)據(jù)傳輸。

GF表示12LP+工藝可以在AI應(yīng)用中充分利用ARM的物理IP及POP IP核心,同時這兩種IP方案也適用于原始的12nm工藝。

對于12LP+工藝,GF官方表示他們的12LP+解決方案可以給客戶提供他們希望從7nm工藝中獲得的性能、功耗優(yōu)勢,但NRE成本只有7nm工藝的一半,可以節(jié)約很多。此外,12nm工藝已經(jīng)足夠成熟,客戶流片速度也會很快,有助于快速滿足不斷增長的AI市場需求。

根據(jù)GF的消息,12LP+工藝的PDK現(xiàn)在已經(jīng)可用,正在跟多個客戶合作,預(yù)計在2020下半年流片,2021年開始在紐約的Fab 8工廠量產(chǎn)。


納米工藝制程.jpg

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。