AMD不久前剛剛發(fā)布了代號Rome(羅馬)第二代EPYC霄龍?zhí)幚砥鳎瑩碛?nm工藝和Zen 2架構(gòu)，而且采用了chiplet小芯片設(shè)計(jì)，集成最多八個CPU Die和一個IO Die設(shè)計(jì)非常獨(dú)特。
根據(jù)規(guī)劃，接下來將有第三代Milan(米蘭)，7nm+工藝、Zen 3架構(gòu)，再往后是第四代Genoa(熱那亞)，Zen 4架構(gòu)。
據(jù)最新曝料，AMD Milan內(nèi)部將集成最多15個Die，比現(xiàn)在多出來6個。
其中一個肯定還是IO Die，但剩下的14個不可能全是CPU，因?yàn)榘送ǖ繢DR4內(nèi)存的帶寬只能支持最多10個CPU Die(最多80個核心)，這就意味著最多8個或者10個CPU Die?！?dāng)然內(nèi)存通道超過八個的可能性微乎其微。
剩下的6個或4個Die會是什么呢?目測極有可能是HBM高帶寬顯存，通過中介層(Interposer)與CPU Die直接互連，提供遠(yuǎn)勝于DDR4內(nèi)存的高帶寬、低延遲，徹底消除瓶頸。
這樣的話，Milan的配置可能會是10+4+1或者8+6+1。
不過之前有說法稱Milan仍然是8+1配置，那可能是不同的版本。
AMD Zen3架構(gòu)第三代霄龍曝光：單芯片集成15個Die
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當(dāng)措施，避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。