Arm對(duì)服務(wù)器市場(chǎng)擁有巨大的野心是一件眾所周知的事實(shí)，但這是需要?dú)v經(jīng)數(shù)年才得以實(shí)現(xiàn)的愿望。過(guò)去多年里，雖然Arm陣營(yíng)經(jīng)過(guò)許多懷疑和錯(cuò)誤的嘗試，但到2020年的今天，沒(méi)有人可以否認(rèn)，由該公司CPU IP驅(qū)動(dòng)的服務(wù)器芯片的確具有競(jìng)爭(zhēng)力，而且在多個(gè)指標(biāo)上實(shí)際上處于領(lǐng)先地位。

　　亞馬遜的 Graviton2—— 64核的Neoverse N1服務(wù)器芯片是這個(gè)另一庫(kù)第一款被廣泛應(yīng)用的產(chǎn)品，它將推動(dòng)Arm服務(wù)器生態(tài)系統(tǒng)向前發(fā)展，并積極進(jìn)攻目前由x86廠商（如英特爾和AMD）主導(dǎo)的基礎(chǔ)架構(gòu)CPU市場(chǎng)份額。

　　這段旅程雖然漫長(zhǎng)，但其根源可以追溯到公司早在2018年制定的公開(kāi)路線圖上?？爝M(jìn)到2020年，我們不僅看到帶有第一代Neoverse N1基礎(chǔ)架構(gòu)CPU IP的產(chǎn)品以商業(yè)和公開(kāi)可用的形式進(jìn)入市場(chǎng)，而且我們已經(jīng)看到該公司將其30％的目標(biāo)實(shí)現(xiàn)的目標(biāo)收益提高了2倍。

　　Neoverse V1：全新的最高性能層基礎(chǔ)架構(gòu)CPU

　　今天，我們已準(zhǔn)備好邁向下一代Neoverse平臺(tái)。Arm不僅展示了先前稱為Zeus的CPU微體系結(jié)構(gòu)，而且還展示了Neoverse N系列以外的全新產(chǎn)品類別：推出新的Neoverse V系列和Neoverse V1（宙斯），以及以Neoverse N2（Perseus）形式出現(xiàn)的新路線圖。

　　新的Neoverse V1將新的V系列引入Arm的基礎(chǔ)設(shè)施IP產(chǎn)品組合，從本質(zhì)上講，這代表著該公司為追求更高的絕對(duì)性能而不考慮成本的努力。

　　今年春季初，我們介紹了該公司新的移動(dòng)Cortex-X1 CPU IP，它代表著Arm的重要商業(yè)模式變更：過(guò)去，Arm只提供一個(gè)單一的，適合所有人的CPU微體系結(jié)構(gòu)，被許可人必須采用更廣泛的設(shè)計(jì)和制造方案。但現(xiàn)在從性能方面，我們已經(jīng)看到了微體系結(jié)構(gòu)的差異，一種IP產(chǎn)品現(xiàn)在專注于純粹的最高性能（Cortex-X1），無(wú)論面積或功耗成本如何；而另一種設(shè)計(jì)（Cortex-A78）專注于Arm的產(chǎn)品。更傳統(tǒng)的最大化PPA（功率，性能，面積）設(shè)計(jì)理念。

　　Neoverse V1形式的Zeus微體系結(jié)構(gòu)實(shí)質(zhì)上是Arm在Hera Cortex-X1 CPU IP的移動(dòng)IP產(chǎn)品中實(shí)現(xiàn)的基礎(chǔ)設(shè)施對(duì)應(yīng)物：專注于最大性能，而對(duì)功耗和面積的關(guān)注較少。

　　這意味著V1具有顯著更大的緩存，內(nèi)核結(jié)構(gòu)，使用了更多的面積和功能來(lái)達(dá)到前所未有的性能水平。

　　與我們今天在芯片中看到的Neoverse N1相比，Arm的新架構(gòu)實(shí)現(xiàn)了突破性的+50 IPC提升。這里的性能提升潛力是巨大的，因?yàn)檫@僅是同一進(jìn)程的ISO頻率升級(jí)，并且由于V1通過(guò)制程節(jié)點(diǎn)的改進(jìn)而增加了頻率，因此基于V1的實(shí)際產(chǎn)品也很有可能還會(huì)獲得額外的性能提升。

　　如果以保守時(shí)鐘的Graviton2及其2.5GHz N1內(nèi)核為基準(zhǔn)，則理論上的3GHz V1芯片將使每核單線程性能提高80％。就單核性能而言，這樣的性能提升不僅會(huì)大大超過(guò)服務(wù)器領(lǐng)域當(dāng)前的任何x86競(jìng)爭(zhēng)者，而且足以與當(dāng)今AMD和Intel當(dāng)今最好的高性能臺(tái)式機(jī)芯片相媲美（盡管我們必須記住它將與下一代Zen3 Milan和Willow Cove Sapphire Rapids產(chǎn)品競(jìng)爭(zhēng)。

　　Neoverse N2是英仙座：繼續(xù)PPA關(guān)注

　　除了Neoverse V1平臺(tái)，我們還看到了以前沒(méi)有的路線圖插入。英仙座（Perseus）的設(shè)計(jì)將成為Neoverse N2，并將成為N1的有效產(chǎn)品定位繼承者。與N1相比，這種新的CPU IP代表了40％的IPC提升，但是仍然保持著相同的設(shè)計(jì)理念，即在最低功耗和最小面積內(nèi)實(shí)現(xiàn)性能最大化。

　　當(dāng)我們?cè)谶@里談?wù)摰奈Ⅲw系結(jié)構(gòu)世代時(shí)，可能會(huì)有些混亂，因此我制作了一張圖表來(lái)說(shuō)明我們可以稱呼Arm的移動(dòng)設(shè)備和服務(wù)器CPU IP之間的世代同級(jí)產(chǎn)品：

　　盡管這只是Arm產(chǎn)品的總體概況，但需要注意的是，在設(shè)計(jì)期間的同一時(shí)間串聯(lián)開(kāi)發(fā)的Cortex和Neoverse產(chǎn)品之間存在相似之處。Neoverse N1是與Cortex-A76一起開(kāi)發(fā)的，因此這兩個(gè)微體系結(jié)構(gòu)可以視為兄弟設(shè)計(jì)，因?yàn)樗鼈兙哂泻芏嘞嗨浦帯?/p>

　　Neoverse V1可以看作是Cortex-X1的同級(jí)設(shè)計(jì)，可能共享許多為這兩個(gè)旗艦CPU開(kāi)發(fā)的超大型內(nèi)核結(jié)構(gòu)。

　　Neoverse N2較為特殊，因?yàn)樗砹讼乱淮鶦ortex-A內(nèi)核的兄弟姐妹設(shè)計(jì)，這是A78的后續(xù)產(chǎn)品。Arm表示，他們將在今年年底前獲得該“ Perseus”設(shè)計(jì)的許可，并且客戶已經(jīng)在使用beta RTL ，我們很可能在明年的TechDay活動(dòng)中聽(tīng)到更多有關(guān)這一代產(chǎn)品的信息。N2將比V1落后一年，隨后將需要更多時(shí)間才能在產(chǎn)品中看到這一點(diǎn)。

　　需要注意的是，以上所有設(shè)計(jì)均基于Austin，并且可以視為與Cortex-A76相同的微體系結(jié)構(gòu)家族。如果我沒(méi)記錯(cuò)的話，下一代“波塞冬”設(shè)計(jì)將采用Arm的Sophia-Antipolis設(shè)計(jì)團(tuán)隊(duì)開(kāi)始的全新的微體系結(jié)構(gòu)，盡管Arm確實(shí)指出，如今不同團(tuán)隊(duì)之間存在更多的協(xié)作和模糊化。在這里，Arm已經(jīng)注意到，這一代設(shè)計(jì)的IPC提升了30％，且有可能在2023年投放市場(chǎng)。

　　帶有SVE的未公開(kāi)架構(gòu)：Armv9？

　　Neoverse V1和N2的一個(gè)非常顯著的特征是它們現(xiàn)在支持SVE（可伸縮矢量擴(kuò)展），其中V1具有兩個(gè)原生256位流水線，而N2是2x128位設(shè)計(jì)。SVE與其他SIMD ISA相比的優(yōu)勢(shì)在于，其中寫(xiě)入的代碼可以隨著微體系結(jié)構(gòu)的執(zhí)行寬度的變化而擴(kuò)展，而這對(duì)于當(dāng)今的Neon或AVX SIMD指令來(lái)說(shuō)是無(wú)法實(shí)現(xiàn)的。

　　迄今為止，富士通的A64FX芯片和定制核心微體系結(jié)構(gòu)是唯一宣布的且可與SVE一起使用的CPU，這意味著V1和N2將是Arm實(shí)際實(shí)施SVE的第一個(gè)自己的設(shè)計(jì)。

　　今天有關(guān)V1和N2 CPU這部分內(nèi)容的公告引起了更多的疑問(wèn)，但沒(méi)有答案，因?yàn)樵摴静辉竿嘎洞酥С质欠裆婕暗谝淮鶶VE指令集，或者它們是否已經(jīng)支持SVE2。

　　實(shí)際上，無(wú)論是Armv8設(shè)計(jì)還是后續(xù)迭代之一，該公司甚至都不會(huì)確認(rèn)設(shè)計(jì)的基礎(chǔ)架構(gòu)。對(duì)于公司而言，這是非常不尋常的，因?yàn)樗贗P的這些基本方面一向都是透明的。

　　我認(rèn)為這里發(fā)生的是V1和 N2可能都是 Armv9設(shè)計(jì)，并且該公司將最遲在今天宣布到明年年中的某個(gè)時(shí)候公開(kāi)披露新的ISA迭代，當(dāng)然，這只是我自己的猜測(cè)，因?yàn)锳rm拒絕對(duì)此話題發(fā)表評(píng)論。

　　更新：實(shí)際上，似乎Arm 早在6月就已經(jīng)將上游的初始編譯器條目公開(kāi)提交給GCC for Zeus，從而確認(rèn)至少Neoverse V1是Armv8.4 + SVE（1）設(shè)計(jì)。我仍然認(rèn)為N2可能是v9 + SVE2設(shè)計(jì)。

　　歸根結(jié)底，我們得出的是兩個(gè)極其引人注目的新微體系結(jié)構(gòu)，它們極大地推動(dòng)了Arm在基礎(chǔ)設(shè)施市場(chǎng)中的地位。Neoverse N2是一個(gè)顯而易見(jiàn)的設(shè)計(jì)，著重于Arm的PPA指標(biāo)，該公司認(rèn)為客戶設(shè)計(jì)的產(chǎn)品主要側(cè)重于需要大量CPU內(nèi)核的“橫向擴(kuò)展”工作負(fù)載。在這里，我們可以看到多達(dá)128個(gè)內(nèi)核的設(shè)計(jì)。

　　Neoverse V1將看到較少的內(nèi)核數(shù)設(shè)計(jì)，因?yàn)镃PU更大，功耗更高。Arm認(rèn)為被許可人最有可能采用64到96范圍的設(shè)計(jì)。這些頂級(jí)產(chǎn)品將與英特爾和AMD所能提供的最好的產(chǎn)品相抗衡，如果性能預(yù)測(cè)得以實(shí)現(xiàn)（如通常對(duì)Arm所做的那樣），那么我們將與我們進(jìn)行激烈的競(jìng)爭(zhēng)我見(jiàn)過(guò)。

　　SiPearl的“ Rhea”芯片是第一個(gè)被確認(rèn)采用新Neoverse V1內(nèi)核的公共設(shè)計(jì)，該芯片希望在7nm TSMC工藝節(jié)點(diǎn)中具有72個(gè)內(nèi)核。Ampere的“ Siryn”設(shè)計(jì)還將成為應(yīng)用V1微體系結(jié)構(gòu)的候選對(duì)象，該微體系結(jié)構(gòu)的目標(biāo)是2022年在臺(tái)積電的5nm節(jié)點(diǎn)上發(fā)布。