文獻(xiàn)標(biāo)識(shí)碼: A
DOI:10.16157/j.issn.0258-7998.200612
中文引用格式: 李晉濤,任勇峰,楊志文,等. 基于SATA3.0的存儲(chǔ)系統(tǒng)優(yōu)化設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2021,47(1):86-90.
英文引用格式: Li Jintao,Ren Yongfeng,Yang Zhiwen,et al. An optimized design of a storage system based on SATA3.0[J]. Application of Electronic Technique,2021,47(1):86-90.
0 引言
SATA3.0(SerialATA Revision3.0)采用差分信號(hào)傳輸系統(tǒng),該系統(tǒng)對(duì)共模噪聲有很強(qiáng)的抵抗力,因此SATA可以采用更低的電壓去抑制噪聲。在數(shù)據(jù)傳輸這一方面,SATA3.0的傳輸速度在SATA2.0的基礎(chǔ)上翻倍,理論上可以達(dá)到6 Gb/s。另一方面,SATA總線使用了嵌入式時(shí)鐘頻率信號(hào),具備了比以往更強(qiáng)的糾錯(cuò)能力。在傳輸過程中能對(duì)相應(yīng)的指令進(jìn)行檢查,即使出現(xiàn)錯(cuò)誤的指令,也可以進(jìn)行及時(shí)的修正,因此廣泛地應(yīng)用于實(shí)際工程中。但是,基于測試系統(tǒng)產(chǎn)生的數(shù)據(jù)愈加地趨向于大體積、高速率,多數(shù)存儲(chǔ)系統(tǒng)采用存儲(chǔ)陣列的方式進(jìn)行存儲(chǔ)。然而,隨著存儲(chǔ)量的增加以及傳輸環(huán)境的復(fù)雜,SATA總線會(huì)出現(xiàn)個(gè)別通道傳輸中斷的現(xiàn)象,雖然只是偶爾現(xiàn)象,但卻能造成不可挽回的損失。
針對(duì)以上問題,該設(shè)計(jì)基于FPGA控制的SATA3.0總線,從硬件和代碼方面優(yōu)化了存儲(chǔ)系統(tǒng)并進(jìn)行驗(yàn)證。實(shí)測存儲(chǔ)速率不低于800 MB/s,并且數(shù)據(jù)傳輸穩(wěn)定,在大容量存儲(chǔ)應(yīng)用領(lǐng)域具有很好的參考和使用價(jià)值。
本文詳細(xì)內(nèi)容請(qǐng)下載:http://theprogrammingfactory.com/resource/share/2000003327
作者信息:
李晉濤1,任勇峰1,2,楊志文1,李輝景1
(1.中北大學(xué) 電子測試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室,山西 太原030051;
2.中北大學(xué) 儀器科學(xué)與動(dòng)態(tài)測試教育部重點(diǎn)實(shí)驗(yàn)室,山西 太原030051)