《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 業(yè)界動(dòng)態(tài) > 臺(tái)積電披露2nm關(guān)鍵指標(biāo):引入納米片晶體管

臺(tái)積電披露2nm關(guān)鍵指標(biāo):引入納米片晶體管

2021-06-03
來源:快科技
關(guān)鍵詞: 臺(tái)積電 2nm 晶體管 三星

臺(tái)積電今天線上舉辦2021年度技術(shù)研討會(huì),公布了未來新工藝進(jìn)展,6nm、5nm、4nm、3nm、2nm都有新消息傳來。

2nm目前是各大半導(dǎo)體巨頭角逐的制高點(diǎn),IBM甚至已經(jīng)在實(shí)驗(yàn)室內(nèi)搞定,率先公布了2nm芯片,而除了臺(tái)積電、三星兩大代工巨頭,歐洲、日本也在野心勃勃地規(guī)劃。

不同于之前世代在相同的基礎(chǔ)架構(gòu)上不斷演進(jìn),臺(tái)積電的2nm工藝將是真正全新設(shè)計(jì)的,號(hào)稱史上最大的飛躍,最大特點(diǎn)就是會(huì)首次引入納米片(nanosheet)晶體管,取代現(xiàn)在的FinFET結(jié)構(gòu)。

5aada4b038cebcb884d5363bddaa320e.png

臺(tái)積電表示,納米片晶體管可以更好地控制閾值電壓(Vt)——在半導(dǎo)體領(lǐng)域,Vt是電路運(yùn)行所需的最低電壓,它的任何輕微波動(dòng),都會(huì)顯著影響芯片的設(shè)計(jì)、性能,自然是越小越好。

臺(tái)積電宣稱,根據(jù)試驗(yàn),納米片晶體管可將Vt波動(dòng)降低至少15%。

目前,臺(tái)積電的2nm工藝剛剛進(jìn)入正式研發(fā)階段,此前消息是2023年試產(chǎn)、2024年量產(chǎn)。




文章最后空三行圖片.jpg


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請(qǐng)及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。