根據(jù)國家知識產(chǎn)權(quán)局官網(wǎng)公開的信息，華為華為公開了一種芯片堆疊封裝及終端設(shè)備專利，申請公布號為CN114287057A，可解決因采用硅通孔技術(shù)而導(dǎo)致的成本高的問題。專利摘要顯示，該專利涉及半導(dǎo)體技術(shù)領(lǐng)域，其能夠在保證供電需求的同時(shí)，解決因采用硅通孔技術(shù)而導(dǎo)致的成本高的問題。
據(jù)了解，這是可能是一種華為研發(fā)的芯片堆疊技術(shù)。該技術(shù)可以通過增大面積，堆疊的方式來換取更高的性能，實(shí)現(xiàn)低工藝制程追趕高性能芯片的競爭力。此前華為輪值董事長郭平表示，未來華為可能會采用多核結(jié)構(gòu)的芯片設(shè)計(jì)方案，以提升芯片性能。
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題，請及時(shí)通過電子郵件或電話通知我們，以便迅速采取適當(dāng)措施，避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。