三星電子官宣，基于3nm全環(huán)繞柵極（Gate-All-Around，簡(jiǎn)稱(chēng) GAA）制程工藝節(jié)點(diǎn)的芯片已經(jīng)開(kāi)始于韓國(guó)華城工廠初步生產(chǎn)。這也意味著，三星搶先臺(tái)積電成為全球首家實(shí)現(xiàn)3nm芯片量產(chǎn)的公司，以先發(fā)優(yōu)勢(shì)率先拿下3nm芯片市場(chǎng)。
三星電子表示，其3nm芯片在全球范圍內(nèi)首次采用了MBCFET（Multi-Bridge-Channel，多橋通道晶體管）技術(shù)，突破了FinFET技術(shù)的性能限制。該技術(shù)基于GAA晶體管架構(gòu)，通過(guò)降低工作電壓水平并增加驅(qū)動(dòng)電流，有效提高了芯片性能及能耗比。
相較于三星5nm工藝而言，采用GAA晶體管的3nm工藝，在性能上提高了23%，功耗降低了45%，芯片面積減少16%。除了應(yīng)用于高性能、低功耗計(jì)算領(lǐng)域，三星電子還計(jì)劃將3nm工藝擴(kuò)展至移動(dòng)處理器領(lǐng)域。
三星電子高管展示3nm半導(dǎo)體晶圓（圖源：三星電子）
搶占3nm先發(fā)優(yōu)勢(shì)，或已有客戶導(dǎo)入
超越臺(tái)積電、成為全球代工市場(chǎng)龍頭，是三星一直以來(lái)的目標(biāo)。在先進(jìn)制程的演進(jìn)過(guò)程中，臺(tái)積電始終領(lǐng)先三星一步，搶占更多市場(chǎng)資源。
為了趕超臺(tái)積電，三星不斷加大資本支出，2021年三星芯片業(yè)務(wù)資本支出超過(guò)360億美元，超越臺(tái)積電同年度的投資規(guī)模。而在先進(jìn)制程的研發(fā)方面，三星的戰(zhàn)略布局也略顯激進(jìn)。
早在2019年，三星便將3nm工藝節(jié)點(diǎn)納入其半導(dǎo)體路線圖中，并計(jì)劃于2021年提供首批樣品，2022年正式量產(chǎn)。而在去年7月，在2021年國(guó)產(chǎn)IP與定制芯片生產(chǎn)大會(huì)上，三星電子公開(kāi)了下一代芯片代工制程規(guī)劃，即3nm制程將于2023年投產(chǎn)。
對(duì)此，三星回應(yīng)稱(chēng)，三星3nm工藝節(jié)點(diǎn)將分為3GAE和3GAP兩個(gè)版本，前者將于2022年如期量產(chǎn)，后者將于2023年大規(guī)模量產(chǎn)。
圖源：IC Insights
今年早些時(shí)候，三星被曝出“良率造假”，正深入調(diào)查資金流向及產(chǎn)量報(bào)告等問(wèn)題，重點(diǎn)關(guān)注5nm至3nm良率。受此影響，三星晶圓代工的主要客戶正在流失，高通、英偉達(dá)等客戶紛紛轉(zhuǎn)單臺(tái)積電。
在7nm與5nm節(jié)點(diǎn)上的落后，讓三星對(duì)3nm工藝制程寄予厚望。此次，三星率先宣布3nm生產(chǎn)計(jì)劃，一定程度上搶占了3nm芯片市場(chǎng)先發(fā)優(yōu)勢(shì)，這也是三星超越臺(tái)積電的一次重大押注。
據(jù)韓媒TheElec 28日?qǐng)?bào)道，三星電子3nm工藝將于本周開(kāi)始試生產(chǎn)，中國(guó)比特幣挖礦芯片公司PanSemi（上海磐矽半導(dǎo)體）或?yàn)槭着蛻?，也有消息稱(chēng)高通也已預(yù)定3nm工藝芯片代工訂單。
3nm之爭(zhēng)，GAAFET還是FinFET？
回到工藝制程本身，三星自3nm節(jié)點(diǎn)開(kāi)始放棄了FinFET工藝，率先轉(zhuǎn)向了GAA晶體管工藝。而從各家公布的路線來(lái)看，臺(tái)積電在3nm工藝制程上仍然基于FinFET工藝，預(yù)計(jì)到2nm工藝節(jié)點(diǎn)才開(kāi)始轉(zhuǎn)向GAA工藝，而英特爾則計(jì)劃在Intel 20A工藝改用GAA晶體管（英特爾稱(chēng)RibbonFET晶體管）。
與傳統(tǒng)FinFET相比，GAAFET采用納米線溝道設(shè)計(jì)，柵極可以完全包裹溝道外輪廓，因而對(duì)溝道控制性更好。GAAFET晶體管擁有更好的靜電特性，且能以更低的功耗實(shí)現(xiàn)更好的開(kāi)關(guān)效果。
根據(jù)源極與漏極間通道的長(zhǎng)寬比不同，GAAFET晶體管又分為納米線結(jié)構(gòu)和納米片結(jié)構(gòu)。三星3nm工藝采用了后一種多層堆疊納米片的GAA結(jié)構(gòu)，并將其定義為MBCFET。
三星晶體管結(jié)構(gòu)路線圖（圖源：三星電子）
三星3nm MBCFET技術(shù)在設(shè)計(jì)上具有高度靈活性，可調(diào)整納米晶體管的通道寬度，從而優(yōu)化功耗和性能，滿足客戶多元需求。GAA技術(shù)的這種設(shè)計(jì)靈活性有助于設(shè)計(jì)技術(shù)協(xié)同優(yōu)化，提高芯片功耗、性能、面積（PPA）優(yōu)勢(shì)。
同時(shí)，三星也提及3nm設(shè)計(jì)基礎(chǔ)設(shè)施與服務(wù)的重要性。為此，自2021年第三季度以來(lái)，三星電子協(xié)同ANSYS、楷登電子、西門(mén)子和新思科技等SAFE（三星先進(jìn)晶圓代工生態(tài)系統(tǒng)）合作伙伴，共同打造更穩(wěn)定的設(shè)計(jì)環(huán)境，幫助客戶減少設(shè)計(jì)、驗(yàn)證和批準(zhǔn)過(guò)程所需時(shí)間，提供產(chǎn)品可靠性。
先進(jìn)制程競(jìng)爭(zhēng)白熱化
隨著先進(jìn)工藝節(jié)點(diǎn)不斷演進(jìn)，芯片的性能、功耗及成本越來(lái)越難以平衡，芯片制造難度也翻倍增長(zhǎng)。在三星3nm工藝制程宣布生產(chǎn)之后，芯片制造領(lǐng)域市場(chǎng)的競(jìng)爭(zhēng)將趨于白熱化。預(yù)計(jì)臺(tái)積電與英特爾將會(huì)加速先進(jìn)制程的研發(fā)工作，進(jìn)一步加大投資與產(chǎn)能建設(shè)，以搶奪市場(chǎng)領(lǐng)先優(yōu)勢(shì)。
在2nm工藝制程方面，臺(tái)積電與三星也你爭(zhēng)我趕，不肯落后一步。6月中旬，據(jù)臺(tái)積電披露，到2024年，臺(tái)積電將導(dǎo)入ASML高數(shù)值孔徑極紫外光刻機(jī)，用于生產(chǎn)GAAFET架構(gòu)的2nm芯片，預(yù)計(jì)2025年開(kāi)始量產(chǎn)。而B(niǎo)usiness Korea報(bào)告顯示，三星也將于2025年大規(guī)模生產(chǎn)基于GAA的2nm芯片。
在3nm工藝制程上，三星以先發(fā)優(yōu)勢(shì)暫且領(lǐng)先臺(tái)積電。顯然，三星本次的官宣也將為其提振市場(chǎng)信心，彌補(bǔ)此前因良率問(wèn)題造成的客戶信任危機(jī)。然而，三星真正實(shí)現(xiàn)超越臺(tái)積電，還要看其3nm芯片實(shí)際的良率、性能及功耗水平。
