1 引言
隨著半導(dǎo)體和芯片技術(shù)的飛速發(fā)展，現(xiàn)在的FPGA集成了越來(lái)越多的可配置邏輯資源、各種各樣的外部總線(xiàn)接口以及豐富的內(nèi)部RAM資源，使其在國(guó)防、醫(yī)療、消費(fèi)電子等領(lǐng)域得到了越來(lái)越廣泛的應(yīng)用。當(dāng)采用FPGA進(jìn)行設(shè)計(jì)電路時(shí)，大多數(shù)FPGA對(duì)上電的電源排序和上電時(shí)間是有要求的，所以電源排序是需要考慮的一個(gè)重要的方面。通常情況下，F(xiàn)PGA供應(yīng)商都規(guī)定了電源排序、上電時(shí)間的要求。因?yàn)橐粋€(gè)FPGA所需要的電源軌數(shù)量會(huì)從3個(gè)到10個(gè)以上不等。通過(guò)遵循推薦的電源序列，可以避免在啟動(dòng)期間吸取過(guò)大的電流，同時(shí)又可以防止器件受損壞。對(duì)一個(gè)FPGA的最小電路中的電源進(jìn)行排序有多種方法。本文中主要以MP5650為例，來(lái)敘述把PGOOD引腳級(jí)聯(lián)至使能引腳來(lái)實(shí)現(xiàn)排序。
2. 研發(fā)案例
今天分享的案例是以明德?lián)P公司研發(fā)的K7核心板，命名為MP5650為例。MP5650采用XILINX Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作為主控制器，在FPGA 芯片的HP 端口上掛載了4片DDR3存儲(chǔ)芯片，每片DDR3 容量高達(dá)512M 字節(jié)，每片16bit組成64bit 位的數(shù)據(jù)位寬。1片128Mb 的QSPI FLASH 芯片用來(lái)靜態(tài)存儲(chǔ)FPGA 芯片的配置文件或者其它用戶(hù)數(shù)據(jù)。核心板采用4個(gè)0.5mm間距120Pin 鍍金連接器與底板連接，核心板四個(gè)腳放置了4個(gè)3.5mm固定孔，此孔可以與底板通過(guò)螺絲緊固，確保了在強(qiáng)烈震動(dòng)的環(huán)境下穩(wěn)定運(yùn)行。核心板結(jié)構(gòu)尺寸為65（mm）× 85（mm）。整個(gè)開(kāi)發(fā)系統(tǒng)的結(jié)構(gòu)如圖1所示，實(shí)物圖如圖2所示。該板很適合高速數(shù)據(jù)通信；視頻采集、視頻輸出、消費(fèi)電子；機(jī)器視覺(jué)、工業(yè)控制；項(xiàng)目研發(fā)前期驗(yàn)證；電子信息工程、自動(dòng)化、通信工程等電子類(lèi)相關(guān)專(zhuān)業(yè)開(kāi)發(fā)人員學(xué)習(xí)等領(lǐng)域及人群。
圖1 核心板結(jié)構(gòu)圖
圖2 核心板實(shí)物圖
MP5650的K7FPGA所需要的電源軌如下：
（1）VCCINT
FPGA內(nèi)部核心電壓。其不損壞FPGA器件的范圍為-0.5V~1.1V，正常工作電壓為0.97V~1.03V，推薦工作電壓為1.0V。
（2）VCCAUX
輔助供電電壓。其不損壞FPGA器件的范圍為-0.5V~2.0V。正常工作電壓為1.71V~1.89V。推薦工作電壓為1.8V。
（3）VCCBRAM
內(nèi)部Block RAM的供電電壓。其不損壞FPGA器件的范圍為-0.5V~1.1V。正常工作電壓為0.97V~1.03V，推薦工作電壓為1.00V。
?。?）VCCIO
對(duì)于HR BANK的接口電壓來(lái)說(shuō)，需要與外部器件的信號(hào)電平保持一致，其不損壞FPGA器件的范圍為-0.5V~3.6V。正常工作電壓為1.14V~3.465V。推薦工作電壓與外部信號(hào)電平一致即可。對(duì)于HP BANK的接口電壓來(lái)說(shuō)，需要與外部器件的信號(hào)電平保持一致，其不損壞FPGA器件的范圍為-0.5V~2.0V。正常工作電壓為1.14V~1.89V。推薦工作電壓與外部信號(hào)電平一致即可。
?。?）VCCAUX_IO
IO輔助電壓。其不損壞FPGA器件的范圍為-0.5V~2.06V。正常工作電壓為1.14V~1.89V/2.06V。推薦工作電壓為1.8V/2V。
?。?）VCCADC
XADC的供電電壓。其不損壞FPGA器件的范圍為-0.5V~2.0V。正常工作電壓為1.71V~1.89V。推薦工作電壓為1.80V。
（7）MGTAVCC
GTX收發(fā)器核心電壓。其不損壞FPGA器件的范圍為-0.5V~1.1V。正常工作電壓為0.97V~1.08V，推薦工作電壓為1.00V。
?。?）MGTAVTT
GTX收發(fā)器終端匹配電壓。其不損壞FPGA器件的范圍為-0.5V~1.32V。正常工作電壓為1.17V~1.23V。推薦工作電壓為1.20V。
（9）MGTVCCAUX
GTX收發(fā)器輔助電壓。其不損壞FPGA器件的范圍為-0.5V~1.935V。正常工作電壓為1.75V~1.85V。推薦工作電壓為1.80V。
?。?0）MGTAVTTRCAL
GTX收發(fā)器校正電壓。其不損壞FPGA器件的范圍為-0.5V~1.32V。正常工作電壓為1.17V~1.23V。推薦工作電壓為1.20V。
官方推薦的上電順序依次為VCCINT、VCCBRAM、VCCAUX、VCCAUX_IO、VCCO，斷電順序和上電順序正好相反。另外如果VCCINT和VCCBRAM電源軌一致，則可同時(shí)上電/斷電。VCCAUX_IO、VCCAUX與VCCO電源軌一致也可同時(shí)上電/斷電。其它電源軌則無(wú)上電順序。GTX收發(fā)器的上電順序?yàn)閂CCINT、MGTAVCC、MGTAVTT或者M(jìn)GTAVCC、VCCINT、MGTAVTT。斷電順序正好相反。MGTVCCAUX無(wú)順序。
3. MP5650電源排序方法
實(shí)現(xiàn)排序的一種方法是把一個(gè)電源的電源良好（PGOOD）管腳級(jí)聯(lián)至相繼的下一個(gè)電源的使能（EN）管腳，如圖3所示。在電源芯片在PG門(mén)限得到滿(mǎn)足時(shí)開(kāi)始接通。該方法的優(yōu)勢(shì)是成本低，但是無(wú)法輕松的控制定時(shí)。在EN管腳上增加電容在上電的級(jí)聯(lián)上引入定時(shí)延時(shí)。
圖3 把PGOOD引腳級(jí)聯(lián)至使能引腳示意圖
MP5650上選用的DC-DC電源芯片為L(zhǎng)TM4628和LTNM4622,芯片的使用典型電路如圖4所示。芯片通過(guò)控制TRACK/SS管腳，通過(guò)給該管腳外加電容來(lái)改變上電時(shí)間。電容越小，上電時(shí)間越短。若FPGA電源級(jí)數(shù)較多較多，若每級(jí)上電時(shí)間較長(zhǎng)，會(huì)導(dǎo)致電源總的上電時(shí)間過(guò)慢，超過(guò)官方給的最大值，導(dǎo)致無(wú)法啟動(dòng)配置工作，F(xiàn)PGA工作不正常。官方提供的上電時(shí)間要求如圖5所示，最大不超過(guò)50ms。
圖4 LTM4628和LTNM4622芯片使用典型電路
圖5 官方提供的上電時(shí)間要求
在我們最初的設(shè)計(jì)中TRACK/SS管腳電容選為0.1uF，我們發(fā)現(xiàn)經(jīng)過(guò)四級(jí)級(jí)聯(lián)后，上電有時(shí)Flash配置芯片配置不成功，經(jīng)示波器測(cè)試發(fā)現(xiàn)上電時(shí)間過(guò)長(zhǎng)，超過(guò)了Xilinx要求的50ms，如圖6所示。經(jīng)修改TRACK/SS管腳電容選為4.7nF后，上電時(shí)間大大縮短，如圖7所示，約為3ms。滿(mǎn)足了Xilinx上電時(shí)間要求，F(xiàn)PGA可以正常工作。設(shè)計(jì)中也可以將TRACK/SS管腳懸空，在默認(rèn)情況下，上電時(shí)間有默認(rèn)延時(shí)時(shí)間約為幾百微秒。
圖6 TRACK/SS管腳電容為0.1uF時(shí)，最后一級(jí)電源上電時(shí)間
4. 總結(jié)
總得來(lái)說(shuō)，kintex7 FPGA電源結(jié)構(gòu)比較復(fù)雜。目前用戶(hù)設(shè)計(jì)的7系列FPGA帶上電順序的電源方案常用各個(gè)電源芯片的輸入EN和輸出PGOOD來(lái)控制順序，上電時(shí)間需滿(mǎn)足Xilinx官方要求。通過(guò)開(kāi)始描述，我們能夠清晰看到這個(gè)MP5650核心板所含有的接口和功能。對(duì)于需要大量IO的用戶(hù)，此核心板將是不錯(cuò)的選擇。而且IO連接部分，同一個(gè)BANK管腳到連接器接口之間走線(xiàn)做了等長(zhǎng)和差分處理，對(duì)于二次開(kāi)發(fā)來(lái)說(shuō)，非常適合。
更多信息可以來(lái)這里獲取==>>電子技術(shù)應(yīng)用-AET<<
