《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 測試測量 > 設(shè)計應(yīng)用 > 基于USB2.0總線的NAND Flash檢測及控制方法
基于USB2.0總線的NAND Flash檢測及控制方法
電子技術(shù)應(yīng)用
申曉敏，錢禮華，杜劍英，黨峰，劉保煒
（中國兵器工業(yè)試驗測試研究院，陜西 華陰 714200）
摘要： 在高速大容量存儲裝置設(shè)計中多采用NAND Flash存儲器，針對目前采用串口檢測壞塊、實(shí)現(xiàn)數(shù)據(jù)讀寫的方法存在檢測速度慢、等待時間長等缺點(diǎn)，提出了基于USB2.0總線的NAND Flash檢測與控制方法。利用FPGA邏輯控制功能和高速USB接口芯片設(shè)計通信和控制電路，并通過上位機(jī)軟件實(shí)現(xiàn)對Flash的命令、操作控制，由用戶通過PC應(yīng)用程序完成對NAND Flash的讀寫、擦除檢測及壞塊標(biāo)定。經(jīng)實(shí)驗應(yīng)用驗證，該方法檢測、讀寫速度快，使用靈活，能準(zhǔn)確、有效實(shí)現(xiàn)數(shù)據(jù)的快速讀寫、擦除及壞塊標(biāo)定，可廣泛應(yīng)用于存儲測試裝置的設(shè)計研制中。
關(guān)鍵詞： USB總線 Flash存儲器 FPGA 檢測
中圖分類號：TP206
文獻(xiàn)標(biāo)志碼：A
DOI: 10.16157/j.issn.0258-7998.223577
中文引用格式： 申曉敏，錢禮華，杜劍英，等. 基于USB2.0總線的NAND Flash檢測及控制方法[J]. 電子技術(shù)應(yīng)用，2023，49(6)：44-48.
英文引用格式： Shen Xiaomin，Qian Lihua，Du Jianying，et al. NAND Flash detection and control method based on USB2.0 bus[J]. Application of Electronic Technique，2023，49(6)：44-48.
NAND Flash detection and control method based on USB2.0 bus
Shen Xiaomin，Qian Lihua，Du Jianying，Dang Feng，Liu Baowei
(China Ordnance Industry Test and Testing Institute， Huayin 714200， China)
Abstract： At present, NAND Flash memory is mostly used in the design of high-speed and large-capacity storage device. Aiming at the shortcomings of serial port detection and data reading and writing methods, such as slow detection speed and long waiting time, a NAND Flash detection and control method based on USB2.0 bus was proposed. The communication and control circuit is designed by using FPGA logic control function and high-speed USB interface chip, and the command and operation control of Flash is realized by PC software. The user can complete the reading and writing, erasing detection and bad block calibration of NAND Flash through PC application program. The experimental results show that the method is fast, flexible, accurate and effective in reading, writing, erasing and bad block calibration, and can be widely used in the design and development of storage test devices.
Key words : USB bus；Flash memory；FPGA；detection

0　引言

數(shù)據(jù)存儲記錄技術(shù)一直是航空、航天、兵器領(lǐng)域研究的關(guān)鍵技術(shù)，隨著彈載、機(jī)載飛行器飛行過程中和靶場試驗過程中需要記錄的數(shù)據(jù)量不斷增加，對存儲測試設(shè)備的存儲、讀取速度和數(shù)據(jù)可靠性提出了更高的要求。而Flash閃存是一種非易失性存儲器，即使在供電電源關(guān)閉后仍能保持片內(nèi)信息。Flash 集其他類非易失性存儲器的特點(diǎn)，與EPROM相比較，閃速存儲器具有成本低、密度大的特點(diǎn)；與其他類型非易失性存儲器相比較，Flash存儲器具有容量大、讀寫速度快、成本低、使用方便等優(yōu)點(diǎn)，它的這些優(yōu)點(diǎn)使其在存儲測試領(lǐng)域得到廣泛的應(yīng)用。但由于Flash芯片在使用前需對所有存儲塊進(jìn)行遍歷掃描，建立壞塊表，若采用傳統(tǒng)的方法對每個壞塊進(jìn)行檢測，并建立壞塊表，這種方式在大容量高速存儲陣列中使用會對存儲速度造成影響，且占用大量FPGA資源。同時由于NAND Flash在生產(chǎn)和使用的過程中都有可能產(chǎn)生壞塊，使得系統(tǒng)變得不穩(wěn)定，且這些壞塊是隨機(jī)分布的，故在使用前需對其進(jìn)行讀寫檢測并標(biāo)識，以提高Flash存儲器的使用效率和有效利用率，解決Flash芯片的壞塊管理是提高存儲可靠性和存儲速度的關(guān)鍵。許多學(xué)者探索了各種處理方法，如在FPGA內(nèi)建RAM塊來存儲壞塊、在FPGA程序執(zhí)行時跳過對壞塊的操作、使用EPPROM來存儲壞塊信息，這些方法增加了系統(tǒng)硬件資源和軟件的復(fù)雜程度，且無法及時處理在使用過程中出現(xiàn)的壞塊，而且對Flash的操作通過串口或串行總線實(shí)現(xiàn)，數(shù)據(jù)傳輸速率低，大大降低了系統(tǒng)工作效率，不適于在高速大容量數(shù)據(jù)采集存儲設(shè)計中的應(yīng)用。針對以上問題，本文在對Flash工作機(jī)理分析和USB芯片選型、接口控制設(shè)計的基礎(chǔ)上，提出了基于USB2.0總線的NAND Flash檢測與控制方法，可以實(shí)現(xiàn)Flash壞塊的檢測標(biāo)識和數(shù)據(jù)的快速傳輸，以及與上位機(jī)的通信，為高速大容量數(shù)據(jù)采集存儲設(shè)計提供技術(shù)保障。



本文詳細(xì)內(nèi)容請下載：http://theprogrammingfactory.com/resource/share/2000005346




作者信息：

申曉敏，錢禮華，杜劍英，黨峰，劉保煒

（中國兵器工業(yè)試驗測試研究院，陜西 華陰 714200）


微信圖片_20210517164139.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。