文獻(xiàn)標(biāo)志碼:A
DOI: 10.16157/j.issn.0258-7998.223427
中文引用格式: 林建華,沈秀風(fēng),田春雨. 一種基于FPGA的多路高速雷達(dá)數(shù)據(jù)存儲(chǔ)技術(shù)[J]. 電子技術(shù)應(yīng)用,2023,49(6):114-120.
英文引用格式: Lin Jianhua,Shen Xiufeng,Tian Chunyu. A storage technology of the multi-channel high-speed radar data based on FPGA[J]. Application of Electronic Technique,2023,49(6):114-120.
0 引言
相控陣等先進(jìn)雷達(dá)系統(tǒng)的性能日趨復(fù)雜,短時(shí)間內(nèi)就會(huì)產(chǎn)生大量數(shù)據(jù),高達(dá)幾吉字每年秒以上。采用數(shù)據(jù)存儲(chǔ)技術(shù)記錄雷達(dá)數(shù)據(jù),為雷達(dá)的研制調(diào)試、檢飛試驗(yàn)、實(shí)戰(zhàn)演習(xí)等方面提供數(shù)據(jù)分析的依據(jù)。研制便攜式或集成式存儲(chǔ)單元,將雷達(dá)的多路海量高速數(shù)據(jù)進(jìn)行實(shí)時(shí)連續(xù)記錄、轉(zhuǎn)儲(chǔ)分析和在線回放。便攜式存儲(chǔ)單元作為一個(gè)獨(dú)立設(shè)備,方便攜帶,但系統(tǒng)集成度低;集成式存儲(chǔ)單元作為雷達(dá)的配套組成模塊,通過(guò)背板等方式與雷達(dá)分系統(tǒng)互連,利于系統(tǒng)集成。
國(guó)內(nèi)已有大量的數(shù)據(jù)存儲(chǔ)技術(shù)的研究,文獻(xiàn)[3]使用PCIe交換和NVMe固態(tài)盤(Solid State Disk,SSD)存儲(chǔ)陣列實(shí)現(xiàn)RAID0,最大存儲(chǔ)帶寬為3.2 GB/s,容量為10 TB,為本文的存儲(chǔ)架構(gòu)設(shè)計(jì)提供一定的基礎(chǔ),但帶寬受限且集成度不高;文獻(xiàn)[4]采用FPGA側(cè)的NVMe主控端IP核,外掛單片NVMe固態(tài)盤,架構(gòu)簡(jiǎn)單,帶寬有限,若FPGA實(shí)現(xiàn)軟RAID0功能,難度較大,且FPGA的PCIe IP核資源有限;文獻(xiàn)[5]提出了SATA存儲(chǔ)方案,以FPGA作為邏輯控制核心,內(nèi)嵌8個(gè)SATA控制器,完成SATA SSD盤陣讀寫性能,達(dá)到3.3 GB/s的存儲(chǔ)帶寬,當(dāng)要求更高存儲(chǔ)帶寬時(shí),因SATA在寫盤過(guò)程中會(huì)不定期啟動(dòng)垃圾回收,很難保證存儲(chǔ)陣列穩(wěn)定連續(xù)寫盤,且需更多數(shù)量的SATA SSD提高帶寬,擴(kuò)展性受限。
綜上,各種數(shù)據(jù)存儲(chǔ)技術(shù)適用于一定的應(yīng)用場(chǎng)景,但要滿足復(fù)雜雷達(dá)系統(tǒng)的數(shù)據(jù)路數(shù)多、記錄時(shí)間長(zhǎng)、存儲(chǔ)帶寬高、集成度高等要求,國(guó)內(nèi)幾乎沒(méi)有相關(guān)文獻(xiàn)報(bào)道。結(jié)合實(shí)際工程應(yīng)用需求,將存儲(chǔ)單元設(shè)計(jì)成6U VPX標(biāo)準(zhǔn)單板形式,通用性和適配性強(qiáng),可與雷達(dá)分系統(tǒng)無(wú)縫集成;底層利用了PCIe Gen3通道的低延時(shí)和并行性,提升了數(shù)據(jù)傳輸帶寬;利用了FPGA豐富的高速串行數(shù)據(jù)收發(fā)接口以及高效的并行數(shù)據(jù)處理性能,方便與雷達(dá)系統(tǒng)的多路高速光纖信號(hào)互連,保證NVMe SSD盤陣的高速存儲(chǔ)。
本文詳細(xì)內(nèi)容請(qǐng)下載:http://theprogrammingfactory.com/resource/share/2000005360
作者信息:
林建華,沈秀風(fēng),田春雨
(中國(guó)電子科技集團(tuán)公司第五十八研究所,江蘇 無(wú)錫 214000)