《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > EDA與制造 > 設(shè)計(jì)應(yīng)用 > 面向芯片設(shè)計(jì)的Python系統(tǒng)級(jí)自動(dòng)化工具開(kāi)發(fā)
面向芯片設(shè)計(jì)的Python系統(tǒng)級(jí)自動(dòng)化工具開(kāi)發(fā)
電子技術(shù)應(yīng)用
陳三偉，李進(jìn)財(cái)，張婷，邱丹，江林
中國(guó)電子科技集團(tuán)公司第五十八研究所
摘要： 近年來(lái)，隨著技術(shù)的快速發(fā)展，芯片的功能日益復(fù)雜化，其集成度也在持續(xù)提升。芯片系統(tǒng)級(jí)設(shè)計(jì)成為了芯片開(kāi)發(fā)中的關(guān)鍵環(huán)節(jié)，它要求將CPU、總線、存儲(chǔ)器以及各類外設(shè)等眾多子系統(tǒng)集成到一起，并確保這些不同的組件可以無(wú)縫通信和正確協(xié)同工作，系統(tǒng)頂層的集成工作非常繁瑣且易錯(cuò)。為了減少傳統(tǒng)手動(dòng)管理的方式帶來(lái)的效率低和風(fēng)險(xiǎn)高等問(wèn)題，介紹了一種利用Python開(kāi)發(fā)的自動(dòng)化設(shè)計(jì)工具應(yīng)用于系統(tǒng)集成的方式，并探討了該工具在自動(dòng)化集成過(guò)程中所展現(xiàn)的顯著優(yōu)勢(shì)。
中圖分類號(hào)：TN402 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.245084
中文引用格式： 陳三偉，李進(jìn)財(cái)，張婷，等. 面向芯片設(shè)計(jì)的Python系統(tǒng)級(jí)自動(dòng)化工具開(kāi)發(fā)[J]. 電子技術(shù)應(yīng)用，2024，50(10)：14-17.
英文引用格式： Chen Sanwei，Li Jincai，Zhang Ting，et al. Development of Python-based system-level automation tools for chip design[J]. Application of Electronic Technique，2024，50(10)：14-17.
Development of Python-based system-level automation tools for chip design
Chen Sanwei，Li Jincai，Zhang Ting，Qiu Dan，Jiang Lin
No.58 Research Institute of China Electronics Technology Group Corporation
Abstract： In recent years, with rapid development of technology, the functionality of chips has become increasingly complex and their integration levels have continuously risen. System-level design has emerged as a critical aspect of chip development, requiring the integration of numerous subsystems such as CPUs, buses, memory, and various peripherals. These different components must be seamlessly interconnected and work in concert, a task which is both tedious and prone to error at the system's top level. To reduce the inefficiencies and high risks associated with traditional manual management, this paper introduces an automated design tool developed using Python that is applied to system integration. It also explores the significant advantages presented by the tool during the automation of the integration process.
Key words : automated design；Python；chip；system-level design；tool development

引言

隨著技術(shù)進(jìn)步，芯片設(shè)計(jì)的復(fù)雜度也在不斷增加，系統(tǒng)級(jí)設(shè)計(jì)逐漸成為非常關(guān)鍵的一環(huán)。在這個(gè)層面，設(shè)計(jì)人員需要詳盡考慮系統(tǒng)結(jié)構(gòu)的層次性，數(shù)據(jù)流動(dòng)的方向性，以及性能、功耗、面積等關(guān)鍵參數(shù)。這個(gè)設(shè)計(jì)過(guò)程不僅要求設(shè)計(jì)者具有高水平的技術(shù)能力，還需要良好的管理與團(tuán)隊(duì)協(xié)作能力。設(shè)計(jì)完成后，下一步挑戰(zhàn)則是準(zhǔn)確地將設(shè)計(jì)轉(zhuǎn)化為代碼。

如果一個(gè)系統(tǒng)擁有數(shù)十個(gè)子模塊，數(shù)百個(gè)IO（Input/Output）接口，再加上復(fù)雜多變的功能關(guān)系，如何將設(shè)計(jì)文檔中包含的規(guī)格書(shū)和表格轉(zhuǎn)換為代碼通常是一個(gè)具有挑戰(zhàn)性的任務(wù)。由于事情的規(guī)模一旦擴(kuò)大，復(fù)雜度就會(huì)增加。細(xì)節(jié)的堆積，意味著疏漏的風(fēng)險(xiǎn)也會(huì)提高。我們意識(shí)到代碼實(shí)現(xiàn)過(guò)程中非常容易出錯(cuò)，因此采用了加強(qiáng)檢查，諸如各種工具先語(yǔ)法檢查，接著系統(tǒng)驗(yàn)證盡力覆蓋到各種場(chǎng)景。鑒于設(shè)計(jì)中的規(guī)模和錯(cuò)誤具有一定的正相關(guān)性，高覆蓋率的檢查和驗(yàn)證是任何項(xiàng)目都必需的。

系統(tǒng)頂層設(shè)計(jì)的多變性，例如可能需要進(jìn)行分階段驗(yàn)證，F(xiàn)PGA（Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列）原型驗(yàn)證，需求可能會(huì)有變動(dòng)，內(nèi)部模塊或IP（Intellectual Property）可能會(huì)出現(xiàn)變動(dòng)，IO復(fù)用方式可能需調(diào)整等，使系統(tǒng)級(jí)設(shè)計(jì)更具挑戰(zhàn)性。


本文詳細(xì)內(nèi)容請(qǐng)下載：

http://theprogrammingfactory.com/resource/share/2000006172


作者信息：

陳三偉，李進(jìn)財(cái)，張婷，邱丹，江林

（中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇 無(wú)錫 214035）


Magazine.Subscription.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。