0 引 言

　　隨著嵌入式系統(tǒng)設計技術(shù)的發(fā)展，在設計和仿真中，系統(tǒng)工程師對電源的要求也越來越高。在嵌入式系統(tǒng)設計是使用8031單片機和74系列集成電路時，所有使用74系列集成電路的電路板都使用單一的5 V電源供電就可以了。當時的供電電源部分不是一個需要太多注意的單元，基本上5 V的電源能滿足所有的數(shù)字集成電路設計的需要。而近幾年來，隨著技術(shù)的發(fā)展，集成電路里的三極管變得越來越小并且工作的電壓越來越低，使得嵌入式系統(tǒng)開發(fā)的重點從系統(tǒng)的速度，轉(zhuǎn)到低功耗設計上。因此在同一個嵌入式系統(tǒng)中，存在多種不同電壓的電源供電，從低于1 V到高于5 V都存在。而且在系統(tǒng)的穩(wěn)定性和可靠性測試時，還要模擬不同的電源故障情況下，比如掉電等，嵌入式系統(tǒng)的穩(wěn)定性和可靠性，這也需要用不同的電源來模擬。

　　1 電源系統(tǒng)結(jié)構(gòu)

　　在本文中，提出了一種基于AVR ButteRFly的電源設計，能夠很好地完成嵌入式系統(tǒng)的供電和系統(tǒng)的測試要求。電源系統(tǒng)的結(jié)構(gòu)如圖1所示。
 

　
　2 硬件設計

　　系統(tǒng)由兩種電源電壓供電，主電源電壓12 V，給目標系統(tǒng)和Butterfly(通過一個3．3 V線性穩(wěn)壓器)提供足夠的電流，另一個電源電壓-5 V是用來給功率放大器提供負電壓的。主模塊是線性穩(wěn)壓電源，一個10 b的DAC控制該電壓，該模塊的輸出接入電流檢測模塊，然后從輸出端輸出。

　　如圖2所示，電源的主要部分是LM723穩(wěn)壓電源，它的參考電壓受外部干擾小，而且短路保護時，它的輸出電壓為0。LM723輸出電壓的范圍是2～37 V之間。若要LM723輸出電壓大于2 V，V-引腳可以直接接地，但是為了能夠使輸出電壓達到0 V，V-引腳應該接至少應為-0．4 V的負電壓，有多種方法能夠達到這種要求，一個是使用倒相器把正電壓轉(zhuǎn)換為負電壓，但是這樣會引入噪聲干擾，由LM273的技術(shù)手冊和它內(nèi)部的結(jié)構(gòu)可知，LM237的參考電壓與V-引腳的電壓直接相關，這個引腳的電壓必須穩(wěn)定，而且不能有干擾，因此在這里采用另一種方法來得到合適的電壓，如圖2所示，在電路中，VREF=1．28 V是由U2A，R19，R5和R6從LM723的參考電壓得到，它被功放U2B，R1，R2倒相，在節(jié)點VM256=-2．56 V，這就是完成了一個到VREF的負反饋，部分地補償了由于溫度對電壓的影響，使得參考電壓穩(wěn)定，這里的R19是可調(diào)電阻，可以控制VM256點的電壓到一個合適的值，使得LM723的輸出的基準電壓可以微調(diào)。
 

TC1321DAC連接到LM732的IN引腳上，用來設置輸出電壓，TCl321有10位的分辨率，2．7～5．5 V輸出電壓，積分微分線性度并且輸出電壓的偏移量小于8 mV，該DAC是由Butterfly內(nèi)部的CPU通過I2C總線控制的。它的參考電壓VREF＝1．28 V。DAC的輸出電壓通過一個簡單的低通濾波器(由R7和Cs構(gòu)成)，目的是使得輸出電壓平滑，去除毛刺。

　　由于許多電子設備不能在反相電壓下工作，于是在該電源設計中有電壓偏置糾正電路，如圖3所示，由R20，R9，R10，R18和U2D構(gòu)成電壓反饋電路，在電源剛剛啟動時(這時的DAC的輸出是0)，這部分電路能夠消除負電壓輸出。這里是用電路來完成，沒有使用在軟件中加一個常數(shù)給DAC的方法，這是因為偏移量可能是正值，在軟件中DAC的常數(shù)就應該是一個負值來糾正，而這種方法不起作用，因為DAC只在無符號數(shù)下工作。