電壓調(diào)節(jié)技術(shù)與頻率調(diào)節(jié)技術(shù)的結(jié)合使用為時(shí)鐘切換添加了新原則，以確保新時(shí)鐘頻率擁有安全的電壓電平。此外，電壓調(diào)節(jié)功能需要在SoC內(nèi)創(chuàng)建電壓域。這將在兩個(gè)可變電壓域之間或可變電壓域和靜態(tài)電壓域之間創(chuàng)建電壓域接口?？缭浇涌诘目勺冸妷弘娖讲顬榻涌谠O(shè)計(jì)帶來了獨(dú)特挑戰(zhàn)。時(shí)鐘、信號(hào)電平轉(zhuǎn)換以及電壓域隔離等問題都必須仔細(xì)考慮，以確保最短延遲和信號(hào)完整性。
先進(jìn)電源控制器
作為美國(guó)國(guó)家半導(dǎo)體PowerWise技術(shù)的一部分，先進(jìn)電源控制器（APC）旨在協(xié)助調(diào)節(jié)電壓域的電壓控制。APC支持閉環(huán)自適應(yīng)電壓調(diào)節(jié)（AVS）和開環(huán)動(dòng)態(tài)電壓調(diào)節(jié)（DVS）。APC支持動(dòng)態(tài)頻率調(diào)節(jié)功能，帶有至?xí)r鐘管理單元（CMU）的接口，可為SoC提供時(shí)鐘信號(hào)。電壓電平可通過PowerWise接口（PWI）傳送給芯片外協(xié)同電源單元。硬件性能監(jiān)控電路（HPM）用于AVS閉環(huán)電壓控制。APC根據(jù)HPM提供的芯片性能信息，決定最佳的供電電壓，以實(shí)現(xiàn)目標(biāo)性能水平。在決定電壓電平時(shí)，SoC制程變化、SoC晶粒溫度變化、穩(wěn)壓器偏置或偏差以及系統(tǒng)靜態(tài)電阻壓降都會(huì)自動(dòng)得到補(bǔ)償。DVS模式則依照預(yù)先設(shè)定的電壓頻率對(duì)照表進(jìn)行操作。
參考設(shè)計(jì)
PowerWise Camera（PWCAM）參考設(shè)計(jì)測(cè)試芯片用于技術(shù)驗(yàn)證和演示。PWCAM是模擬通用雙處理器架構(gòu)。圖1是PWCAM的框圖。PWCAM包含兩套獨(dú)立的基于ARM7的處理器系統(tǒng)：連接處理器和圖像處理器。每套系統(tǒng)都有一組AHB和APB外設(shè)。每個(gè)CPU、AHB和APB都是由同一系統(tǒng)時(shí)鐘驅(qū)動(dòng)，時(shí)鐘頻率高達(dá)96MHz。連接處理器和圖像處理器通過核間通信單元（ICCU）進(jìn)行通信。這個(gè)通信單元是異步AHB-AHB橋。只有圖像處理器可以直接訪問外部存儲(chǔ)器。設(shè)計(jì)目標(biāo)是為了將獨(dú)立的頻率和電壓調(diào)節(jié)功能引入連接處理器和圖像處理器，這要求對(duì)APC的設(shè)計(jì)和集成進(jìn)行恰當(dāng)區(qū)分。
AVS中的時(shí)鐘切換
對(duì)于電壓調(diào)節(jié)與頻率調(diào)節(jié)功能整合而言，最重要的要求是在頻率還未切換之前，確保新頻率所需電壓到位。如果調(diào)高時(shí)鐘頻率，在時(shí)鐘切換為新頻率之前，電壓必須提升至足夠高的水平。如果調(diào)低時(shí)鐘頻率，時(shí)鐘可以立即切換為新頻率，因?yàn)殡妷弘娖揭呀?jīng)足夠。為了滿足這個(gè)要求，時(shí)鐘調(diào)節(jié)控制必須通過APC。APC利用目標(biāo)索引和當(dāng)前索引等接口協(xié)議，來批準(zhǔn)實(shí)際系統(tǒng)時(shí)鐘切換。
AVS電壓域分區(qū)
一般而言，電壓調(diào)節(jié)與時(shí)鐘頻率調(diào)節(jié)總是結(jié)合在一起。時(shí)鐘域邊界自然成為AVS電壓域邊界的選擇。時(shí)鐘域邊界的異步接口使得多電壓AVS部署變得更為簡(jiǎn)單。然而，由于性能原因，有時(shí)可能需要采用同步接口。將IP塊集成進(jìn)AVS電壓域通常需要IP塊級(jí)的分區(qū)改變，以便分隔電壓域。很多IP塊包含不只一個(gè)時(shí)鐘域。例如，外設(shè)塊包含一個(gè)內(nèi)部總線接口時(shí)鐘和另一個(gè)外設(shè)時(shí)鐘。內(nèi)部總線時(shí)鐘根據(jù)系統(tǒng)時(shí)鐘進(jìn)行調(diào)節(jié)，而外設(shè)時(shí)鐘則按照固定頻率運(yùn)行。相對(duì)于對(duì)IP進(jìn)行重新分區(qū)以將IP塊集成到AVS電壓域內(nèi)，有時(shí)讓IP塊固定頻率部分以最低AVS電壓電平進(jìn)行操作，從而使整個(gè)IP塊集成到AVS電壓域內(nèi)，更為容易。
PWCAM分區(qū)需要考慮這些因素。圖1給出帶有電壓域邊界的PWCAM，用于控制AVS的嵌入式APC和HPM，以及需要信號(hào)水平轉(zhuǎn)移的接口。此外，連接處理器內(nèi)的SRAM也進(jìn)行分區(qū)，以便由存儲(chǔ)器保留電壓供電。存儲(chǔ)器保留電壓可以在進(jìn)行頻率調(diào)節(jié)時(shí)追蹤AVS電壓，但有下限箝位電壓，確保即使邏輯部分?jǐn)嚯娀蛟诓缓线m電壓電平下，SRAM始終保持有效數(shù)據(jù)。
電平轉(zhuǎn)換及斷電信號(hào)箝位
有兩種電壓域接口，一種是靜態(tài)電壓域和AVS電壓域之間的接口；另一種是兩個(gè)獨(dú)立AVS電壓域之間的接口。信號(hào)穿越電壓域邊界，需要將電平轉(zhuǎn)換以便目的域能正確識(shí)別。
PWCAM 采用的電平轉(zhuǎn)換策略確保進(jìn)出域的信號(hào)都有位于AVS域邊界的電平轉(zhuǎn)換器。除了執(zhí)行電平轉(zhuǎn)換之外，電平轉(zhuǎn)換器還可起到屏蔽作用，將信號(hào)保持在相應(yīng)的電壓域內(nèi)，最大限度減少信號(hào)完整性問題。如果AVS電壓域支持?jǐn)嚯姽δ?，系統(tǒng)在斷電狀態(tài)下將輸入及輸出箝定在已知狀態(tài)非常重要。這種箝位功能很容易就能整合到電平轉(zhuǎn)換器內(nèi)。
電壓域邊界的同步定時(shí)
自適應(yīng)調(diào)節(jié)電壓域里的信號(hào)定時(shí)根據(jù)電壓電平的變化而變化。如果電壓域采用同步接口，在設(shè)計(jì)信號(hào)路徑和時(shí)鐘路徑時(shí)，要仔細(xì)考慮定時(shí)路徑的可變特性。
AC定時(shí)路徑
如果任何交流定時(shí)路徑（輸入路徑或輸出路徑）的部分在調(diào)節(jié)電壓域內(nèi)，輸入設(shè)置／保持時(shí)間或輸出有效時(shí)間在調(diào)節(jié)電壓范圍內(nèi)大幅度波動(dòng)。如果技術(shù)規(guī)格無法承受這樣大的變動(dòng)，則必須采取措施將這種變動(dòng)減至最少。類似一般定時(shí)優(yōu)化技術(shù)，通常是使取樣反轉(zhuǎn)盡量接近電壓域邊界。
內(nèi)部定時(shí)路徑
與可變定時(shí)相關(guān)的內(nèi)部路徑是指兩個(gè)電壓域之間的反轉(zhuǎn)至反轉(zhuǎn)（flop to flop）定時(shí)路徑，而其中至少有一個(gè)是電壓調(diào)節(jié)域。由于電壓調(diào)節(jié)功能與時(shí)鐘頻率調(diào) 節(jié)功能結(jié)合在一起，因此當(dāng)電壓向下調(diào)節(jié)時(shí)，會(huì)有更多的設(shè)置時(shí)間。時(shí)鐘路徑的可變定時(shí)則會(huì)使調(diào)節(jié)電壓域與靜態(tài)電壓域之間的時(shí)鐘偏差也隨之改變。電壓下調(diào)幅度越大，時(shí)鐘偏差也越大。最后所得到的結(jié)果是信號(hào)路徑的周期時(shí)間會(huì)縮短，而且也會(huì)出現(xiàn)保持時(shí)間的問題。添加時(shí)間延遲補(bǔ)償電路以便為所有可能出現(xiàn)的定時(shí)時(shí)間轉(zhuǎn)變作出補(bǔ)償并不可行，因?yàn)闀r(shí)鐘的偏差幅度太大，實(shí)在無法預(yù)測(cè)。為了解決這個(gè)可變定時(shí)時(shí)間問題，關(guān)鍵是添加時(shí)鐘同步功能，以盡量減少時(shí)鐘偏差，更重要的是，使時(shí)鐘偏差幅度可以預(yù)測(cè)。
AVS/DVS設(shè)計(jì)考慮因素
與典型系統(tǒng)設(shè)計(jì)相比，進(jìn)行多電壓調(diào)節(jié)電路設(shè)計(jì)需注意以下幾方面：額外的資料庫特征化和定時(shí)驗(yàn)證點(diǎn)；在設(shè)計(jì)體系、分區(qū)和編碼等方面進(jìn)行電壓域考慮，協(xié)助正確布局；電平轉(zhuǎn)換器插入及校驗(yàn)；掃描插入、緩沖插入及ECO都必須考慮電壓域。
結(jié)論
由于電平調(diào)節(jié)的自適應(yīng)性，多電壓AVS對(duì)于功率優(yōu)化是非常有效的。采用多個(gè)調(diào)節(jié)電壓域，確實(shí)會(huì)使設(shè)計(jì)及實(shí)施變得更為復(fù)雜。但PWCAM測(cè)試芯片的例子表明，只要進(jìn)行適當(dāng)規(guī)劃和執(zhí)行，其復(fù)雜程度在可控范圍內(nèi)。功耗的大幅度降低表明這種努力是值得的。