模擬電路設(shè)計(jì)常常用到電壓基準(zhǔn)和電流基準(zhǔn)。這些基準(zhǔn)受電源、溫度或者工藝參數(shù)的影響很小，為電路提供一個(gè)相對(duì)穩(wěn)定的參考電壓或者電流，從而保證整個(gè)模擬電路穩(wěn)定工作。目前已經(jīng)出現(xiàn)的高性能帶隙基準(zhǔn)，能夠?qū)崿F(xiàn)高精度、低溫漂和低功耗，但這些電路中一般都有運(yùn)放，調(diào)試難度較大；電路結(jié)構(gòu)復(fù)雜，原理不便理解。在一般的應(yīng)用中，如果對(duì)帶隙基準(zhǔn)電壓的要求不是特別高的情況下，完全可以采用一種更為簡(jiǎn)潔的電路結(jié)構(gòu)。因此，這里介紹一種簡(jiǎn)易可行的帶隙基準(zhǔn)電壓的設(shè)計(jì)，利用PTAT電壓和雙極性晶體管發(fā)射結(jié)電壓的不同的溫度特性，獲取一個(gè)與溫度無(wú)關(guān)的基準(zhǔn)電壓。

　　1 低溫漂低功耗帶隙基準(zhǔn)電壓設(shè)計(jì)

　　帶隙基準(zhǔn)電壓的設(shè)計(jì)目標(biāo)，就是建立一個(gè)與電源和溫度無(wú)關(guān)的直流電壓VREF。進(jìn)一步將該目標(biāo)分為2個(gè)設(shè)計(jì)問(wèn)題：設(shè)計(jì)與電源無(wú)關(guān)的偏置，獲取能抵消溫度影響的電壓值。圖1為其整體設(shè)計(jì)框圖。

　　1．1 與電源無(wú)關(guān)的偏置

　　首先設(shè)計(jì)與電源無(wú)關(guān)的偏置。考慮采用2個(gè)NMOS管和電阻做近似的電流鏡做偏置，并充分利用電流鏡的“電流復(fù)制”特點(diǎn)，設(shè)計(jì)一個(gè)簡(jiǎn)單的電流產(chǎn)生電路，如圖2所示。在這個(gè)電路中，因?yàn)闁怕┒探拥腗OS管都是由一個(gè)電流源驅(qū)動(dòng)，所以I0和I1幾乎與電源電壓無(wú)關(guān)。同時(shí)，2條支路的電流關(guān)系是確定的，只要已知I0，便可由寬長(zhǎng)比得到左邊支路電流的大小。忽略溝道長(zhǎng)度調(diào)制效應(yīng)的影響，支路電流的比值和MOS管寬長(zhǎng)比的比值成正比。為了唯一確定電流，加入電阻R1。則有：VGS1=VGS2+I0R1，忽略體效應(yīng)，有：

　　由式(1)可見(jiàn)，輸出電流與電源電壓無(wú)關(guān)，但仍與工藝和溫度有關(guān)。

　　1．2 與溫度無(wú)關(guān)的基準(zhǔn)

　　帶隙基準(zhǔn)的核心，就是將有著正負(fù)相反溫度系數(shù)的電壓以適當(dāng)?shù)南禂?shù)加權(quán)，得到零溫度系數(shù)的電壓量。本設(shè)計(jì)中用到的負(fù)溫度系數(shù)電壓，是PN結(jié)的正向電壓，也就是BJT的發(fā)射結(jié)正偏電壓。雙極型晶體管的集電極電流和基極發(fā)射極電壓的關(guān)系：

　　式中，Is是雙極型晶體管的飽和電流，Eg是硅的禁帶寬度。當(dāng)VBE≈0．75 v，T=300 K時(shí)，。注意，該溫度系數(shù)本身與溫度有關(guān)，可能會(huì)引起誤差。

　　相同的雙極型晶體管在不等的電流密度下工作，它們的基極發(fā)射極電壓差值與絕對(duì)溫度成正比，利用這個(gè)關(guān)系，建立一個(gè)帶正溫度系數(shù)電壓。假設(shè)BJT的飽和電流，Is1=Is2=Is，集電極電流分別為nI0和I0，那么：

　　根據(jù)以上分析，完全可以利用這2種帶有相反溫度系數(shù)的電壓設(shè)計(jì)一個(gè)零溫度系數(shù)的電壓基準(zhǔn)。假設(shè)，已知，取α=1，則只需βlnn≈17．2，即可滿足，實(shí)現(xiàn)了零溫度系數(shù)基準(zhǔn)電壓VREF。

　　1．3 參數(shù)確定

　　電路整體設(shè)計(jì)如圖3所示。

　　其輸出電壓的表達(dá)式：

　　式中，n是VQ1的BJT并聯(lián)數(shù)，m是流經(jīng)R2和R1的電流比值，等于Vp3和Vp1的寬長(zhǎng)比。

　　在調(diào)試電路時(shí)應(yīng)該注意，Vp1、Vp2、VN1、VN2和電阻組成提供偏置的電流源，因此Vp1和Vp2、VN1和VN2應(yīng)該盡量匹配，對(duì)稱設(shè)計(jì)，且管子尺寸稍大。同時(shí)，使VN1和VN2的源極電壓值盡可能相等。

　　在原理設(shè)計(jì)中，多次進(jìn)行理性化估計(jì)，實(shí)際測(cè)試中存在的誤差在所難免。為了達(dá)到最優(yōu)效果，必須在測(cè)試中不斷修正電路參數(shù)，然后再做測(cè)試。同時(shí)也應(yīng)意識(shí)到，任何一個(gè)電路的各個(gè)指標(biāo)都是相互影響相互制約的，應(yīng)根據(jù)需要調(diào)整，以保證整體設(shè)計(jì)效果。

　　2 仿真結(jié)果

　　采用0．35μm BiCMOS工藝模型對(duì)電路進(jìn)行仿真，輸出電壓隨溫度變化曲線如圖4所示。當(dāng)電壓提供5 V供電，溫度從O～70℃變化時(shí)，電壓始終在1．135 32～1．136 56 V范圍內(nèi)變化，測(cè)得溫漂系數(shù)為16．4 ppm／℃。當(dāng)電源電壓從5～6 V變化時(shí)，輸出電壓變化量為1．3 mV，電源抑制比達(dá)57．7 dB。噪聲分析如圖5所示，用軟件對(duì)曲線進(jìn)行積分，可得到電路總的輸出噪聲為140．3μV。同時(shí)，電路總電流控制在60μA左右，功耗為300．6 μW。

　　3 結(jié)束語(yǔ)

　　介紹了一種結(jié)構(gòu)簡(jiǎn)易，原理清晰的帶隙基準(zhǔn)電壓源的設(shè)計(jì)過(guò)程。采用不受電源影響的串聯(lián)電流鏡做偏置，利用PTAT電壓和基極發(fā)射極電壓的相反溫度系數(shù)特性構(gòu)造輸出電壓。0～70~C范圍內(nèi)，溫漂系數(shù)為16．4 ppm／℃。供電從5～6 V變化時(shí)，電源抑制比達(dá)57．7 dB?？傒敵鲈肼暈?40．3μV，功耗為300．6μW。參數(shù)達(dá)到預(yù)定目標(biāo)，能基本滿足要求。該帶隙基準(zhǔn)電壓電路簡(jiǎn)單，主要部分只用5個(gè)MOS管、3個(gè)BJT和2只電阻，避開(kāi)了通用的帶運(yùn)放設(shè)計(jì)，大大簡(jiǎn)化調(diào)試難度，而且設(shè)計(jì)思路簡(jiǎn)潔明了，便于入門級(jí)人員短時(shí)間內(nèi)掌握。